賽靈思展示基于FPGA的高性能加速模塊
出處:sharpchang 發(fā)布于:2007-09-29 16:48:51
| 賽靈思公司宣布將在本周舉辦的中國英特爾信息技術(shù)峰會( Intel Developer Forum China)上展示性能的FPGA加速模塊。賽靈思計(jì)算加速平臺(ACP)采用基于FPGA的加速模塊滿足Intel基于FPGA的前端總線(FSB) 的要求并且展示了完全支持FSB的可插入Intel Xeon CPU插槽的Virtex-5 FPGA 模塊。 賽靈思將展示通過Intel FSB總線在系統(tǒng)存儲器和的65nm Virtex FPGA(現(xiàn)場可編程門陣列)間進(jìn)行的數(shù)據(jù)傳輸,其總線速度達(dá)800 MHz ,數(shù)據(jù)傳輸速率更支持高達(dá)6.4 Gbytes/s。 賽靈思FPGA產(chǎn)品和解決方案使用了SelectIO和 RocketIO 技術(shù),可以支持眾多的高速并性和串行連接功能標(biāo)準(zhǔn),能夠極大地提升科學(xué)研究、石油和天然氣、金融以及生命科學(xué)等領(lǐng)域中所需要的高性能計(jì)算應(yīng)用的速度,同時還可以大幅降低功耗、空間以及冷卻要求。Xilinx ACP解決方案旨在加速基于Xeon雙處理器和多處理器的高性能工作站和服務(wù)器系統(tǒng)。
| ||
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計(jì)運(yùn)維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實(shí)操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號采集:調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
- 高速PCB信號完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析











