基于滿足更小尺寸需求的制程技術(shù)
出處:電子家園 DZJIA.CN 發(fā)布于:2007-09-29 13:42:22
能滿足第三代智能卡尺寸要求的FCOS封裝
英飛凌公司與德國(guó)智能卡制造商Giesecke & Devrient推出的用于智能卡的FCOS封裝可滿足新型第三代智能卡(UICC)對(duì)尺寸的要求。FCOS模塊的厚度不大于500μm,整個(gè)模塊的金觸點(diǎn)位于芯片卡的左側(cè)。


FCOS封裝(上)與金線焊接(下)的對(duì)比
FCOS模塊中芯片的功能襯面直接通過(guò)導(dǎo)電觸點(diǎn)與模塊連接,不再需要傳統(tǒng)的金絲和合成樹(shù)脂封裝。由于封裝中省去了金屬線,大大節(jié)約了模塊空間,一方面可以在模塊尺寸不變的情況下安置更大的芯片,使芯片卡具有更多的功能;另一方面也可以使芯片卡的模塊尺寸更小。此外,與傳統(tǒng)的金線焊接(bonding)技術(shù)相比,采用FCOS的芯片卡具有更強(qiáng)的機(jī)械穩(wěn)定性和光學(xué)視覺(jué)效果、更小和更薄的模塊尺寸、更強(qiáng)的防腐性和韌性,并且采用了非鹵素材料,符合RoHS指令。

第三代智能卡的尺寸是目前SIM卡的一半
歐洲電信標(biāo)準(zhǔn)組織(ETSI)已決定在手機(jī)中使用更小尺寸的智能卡,新型第三代智能卡可應(yīng)用于超薄移動(dòng)電話、手持讀卡器和其他終端設(shè)備。今后SIM卡的尺寸只有12mm×15mm,這要需更小的芯片卡模塊,而FCOS正好能滿足這一需求。
使放大器性能更高、尺寸更小的VIP50工藝
VIP50工藝是美國(guó)國(guó)家半導(dǎo)體獨(dú)有的絕緣硅(SOI)BiCMOS工藝,適用于放大器芯片的生產(chǎn)。該工藝采用的薄膜電阻不但有微調(diào)功能,還具有極高的準(zhǔn)確度,令其在很多方面都優(yōu)于傳統(tǒng)的雙極或CMOS工藝。
所有VIP50的晶體管都裝設(shè)于絕緣硅(SOI)圓片之上,然后以溝道互相隔離。這種隔離設(shè)計(jì)可將寄生電容減至少,并大幅提高放大器的帶寬功率比。隔離的另一優(yōu)點(diǎn)是即使信號(hào)電壓高于供電干線電壓,芯片內(nèi)的晶體管仍可調(diào)節(jié)有關(guān)的信號(hào)。此外,由于SOI技術(shù)可以防止漏電情況出現(xiàn),即使在工廠及汽車內(nèi)等極高溫度的環(huán)境下操作,也不會(huì)對(duì)放大器的性能產(chǎn)生任何不利的影響。

VIP50工藝晶體管的隔離溝道設(shè)計(jì)
由于加設(shè)了高速垂直NPN及PNP晶體管,VIP50工藝的雙極及CMOS模擬專用晶體管可以減少噪聲,為調(diào)節(jié)高模擬信號(hào)提供一個(gè)理想的低噪聲環(huán)境,同時(shí)減低了功耗。由于BiCMOS工藝添加了垂直PNP晶體管,放大器可以加設(shè)高度平衡的輸出級(jí),以便進(jìn)一步提高放大器的帶寬功率比。
VIP50雙極晶體管與門長(zhǎng)度為0.5μm的“模擬級(jí)”MOS晶體管搭配使用,不但可以發(fā)揮的匹配準(zhǔn)確度,還有助于減少中低頻噪聲。對(duì)于MOS晶體管是信號(hào)路徑重要組成部分的系統(tǒng)來(lái)說(shuō),上述的兩個(gè)特色便顯得非常重要。添加了MOS模塊之后,工程師也可將更大量的混合信號(hào)技術(shù)及數(shù)字技術(shù)集成一起。
芯片與封裝面積比接近1:1的芯片級(jí)封裝
CSP(Chip Scale Package)可以讓芯片面積與封裝面積之比超過(guò)1:1.14,已相當(dāng)接近1:1的理想情況。由于電路接線短,可在的引腳范圍內(nèi)提供密度內(nèi)部連接,CSP能滿足對(duì)產(chǎn)品尺寸更小設(shè)計(jì)要求,又能保持產(chǎn)品堅(jiān)實(shí)耐用,甚至可以降低生產(chǎn)成本。

0.4mm間距的芯片級(jí)封裝
加州微器件公司近日推出了0.4mm間距CSP Centurion EMI濾波器CM1440、CM1441和CM1442,其外形尺寸比現(xiàn)有的間距0.5mm的CSP產(chǎn)品小30%以上,比現(xiàn)有的TDFN產(chǎn)品小42%。因其性能更高、尺寸更小,非常適合為手機(jī)提供靜電放電(ESD)保護(hù)
(崔曉楠 )
參考文獻(xiàn):
[1]. CSP datasheet http://www.hbjingang.com/datasheet/CSP_2363263.html.
[2]. CM1440 datasheet http://www.hbjingang.com/datasheet/CM1440_1378293.html.
[3]. CM1441 datasheet http://www.hbjingang.com/datasheet/CM1441_1378296.html.
[4]. CM1442 datasheet http://www.hbjingang.com/datasheet/CM1442_1378299.html.
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(jì)(DFM)核心實(shí)操規(guī)范2026/4/8 10:41:07
- PCB測(cè)試點(diǎn)設(shè)計(jì)與檢測(cè)適配核心實(shí)操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計(jì)與熱管理核心實(shí)操規(guī)范2026/4/3 14:38:57
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開(kāi)關(guān)中的EMI問(wèn)題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見(jiàn)問(wèn)題分析









