第二層以太網(wǎng)交換機(jī)連接多個(gè)以太網(wǎng)LAN網(wǎng)段。由于交換機(jī)的每個(gè)端口可以連接至不同的網(wǎng)段，所以這種拓?fù)浣Y(jié)構(gòu)能夠形成規(guī)模更大的以太網(wǎng)。交換機(jī)存儲介質(zhì)訪問控制器(MAC)地址(從每個(gè)端口接收到的幀中提取該地址)，以識別每個(gè)網(wǎng)段。交換機(jī)利用MAC地址，將源網(wǎng)段的幀只發(fā)送至目的網(wǎng)段，而不是發(fā)送至所有連接它的端口，從而減少網(wǎng)絡(luò)流量。

　　不同的供應(yīng)商提供各種各樣的用于多端口以太網(wǎng)交換機(jī)的特殊應(yīng)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)，以滿足多種應(yīng)用需求。但是，這些ASSP針對典型的聯(lián)網(wǎng)應(yīng)用而設(shè)計(jì)，并不能為具有奇數(shù)端口配置或者各種速率端口配置等特殊特性的應(yīng)用提供解決方案。本文將討論如何利用低成本的可編程邏輯架構(gòu)實(shí)現(xiàn)以太網(wǎng)第二層交換機(jī)，以滿足這些需求，并提供比ASSP架構(gòu)更高的集成度和更強(qiáng)的可定制性。

　　以太網(wǎng)交換機(jī)ASSP通常只能實(shí)現(xiàn)物理以太網(wǎng)接口，如用于快速以太網(wǎng)端口的介質(zhì)無關(guān)接口(MII)、用于千兆以太網(wǎng)端口的千兆MII(GMII)。在有些情況下，這些接口需要FPGA等橋接器件。例如，在基于SONET的數(shù)據(jù)包或者SONET以太網(wǎng)應(yīng)用中，一個(gè)或多個(gè)端口需要連接到PCI總線或者SONET/同步數(shù)字系列(SDH)成幀器的情況下；或者在VoIP應(yīng)用中，一個(gè)或多個(gè)端口需要連接到語音處理器的情況下。圖1給出了這種實(shí)現(xiàn)的例子。

　　此外，以太網(wǎng)交換機(jī)ASSP可實(shí)現(xiàn)固定數(shù)量的端口(如12、16、24個(gè)等)以及端口的固定分配形式，例如8個(gè)10/100以太網(wǎng)端口加上一個(gè)千兆以太網(wǎng)端口。標(biāo)準(zhǔn)以太網(wǎng)交換器很難滿足不同數(shù)量端口或者端口速率不同的各種應(yīng)用需求，而且也不可能用ASSP實(shí)現(xiàn)具有2Gbps等非標(biāo)準(zhǔn)以太網(wǎng)端口。

圖1：在　　　　　　　　　　　　　　　　　　　　　　　　　基于SONET的數(shù)據(jù)包或者SONET以太網(wǎng)應(yīng)用中，一個(gè)或多個(gè)端口需要連接到PCI總線或者SONET/同步數(shù)字系列(SDH)成幀器，此時(shí)這些接口需要FPGA等橋接器件。

基于可編程邏輯的以太網(wǎng)交換器

　　為克服以太網(wǎng)交換機(jī)ASSP的局限性，Altera的合作伙伴MoreThanIP公司開發(fā)了一種基于Altera FPGA的靈活的以太網(wǎng)交換引擎。設(shè)計(jì)工程師利用這種自適應(yīng)引擎能開發(fā)出適用于以下定制化設(shè)計(jì)的單芯片解決方案：實(shí)現(xiàn)PCI、POS-PHY/系統(tǒng)數(shù)據(jù)包接口(SPI)等附加功能，以完善以太網(wǎng)交換的功能；提供與SONET/SDH成幀器或VoIP處理器等多種標(biāo)準(zhǔn)器件的連接；通過PCI/PCI-X提供與專用背板或者主計(jì)算機(jī)的連接。圖2給出了這種集成應(yīng)用的例子。

　　以太網(wǎng)交換引擎包括硬件交換引擎和32位軟核嵌入式處理器，以執(zhí)行學(xué)習(xí)(learning)、老化(aging)和移植(migration)等表格管理任務(wù)。利用嵌入式處理器，設(shè)計(jì)工程師還可以實(shí)現(xiàn)其它功能，例如生成樹算法、以太網(wǎng)終止或其它特殊用戶任務(wù)。交換器支持可編程的端口數(shù)量，這利用簡單的基于主/從FIFO的接口就能實(shí)現(xiàn)。這些接口能夠與任何層應(yīng)用或者標(biāo)準(zhǔn)板級接口相連接。

　　交換引擎可在Altera的Stratix II和Cyclone II器件中得以實(shí)現(xiàn)，它利用Nios II嵌入式處理器進(jìn)行表格管理。當(dāng)在的高密度FPGA中得以實(shí)現(xiàn)時(shí)，以太網(wǎng)交換引擎能夠提供高達(dá)8Gbps的交換能力。可靈活地將該帶寬分配給任意數(shù)量的端口，以滿足定制應(yīng)用的特殊需求。例如，可以配置交換器以實(shí)現(xiàn)4Gbps以太網(wǎng)端口和12個(gè)快速以太網(wǎng)端口，或者利用多個(gè)200Mbps端口實(shí)現(xiàn)2Gbps端口等非標(biāo)準(zhǔn)配置。為提高特定業(yè)務(wù)級別的服務(wù)質(zhì)量(QoS)，交換器還支持定制配置。

　　幀交換基于與線性搜索相關(guān)的兩級哈希代碼查找表。這種解決方案能提供高性能和足夠的靈活性，以增加交換器標(biāo)準(zhǔn)實(shí)現(xiàn)(2048個(gè)地址)所支持的MAC地址的個(gè)數(shù)。為了實(shí)現(xiàn)性能和非阻塞運(yùn)行，幀交換以線速運(yùn)行，不需任何軟件或者固件開銷。

　　32位Nios II處理器管理交換查找表(LUT)。為控制交換器，需開發(fā)固件執(zhí)行以下任務(wù)：MAC地址學(xué)習(xí)、LUT輸入老化、端口移植以及哈希代碼和表格管理。

　　交換器還可以在每個(gè)輸入端口實(shí)現(xiàn)分級引擎，在每個(gè)輸出端口實(shí)現(xiàn)兩個(gè)優(yōu)先級排隊(duì)，以便為關(guān)鍵業(yè)務(wù)級別提供QoS。交換器的硬件和軟件部分針對性能進(jìn)行了設(shè)計(jì)，并緊密結(jié)合在一起。另外，交換器架構(gòu)很容易擴(kuò)展到支持更大吞吐量，比如10Gb交換器內(nèi)核。

　　當(dāng)輸入端口接收到一個(gè)幀后，幀頭中的幾個(gè)信息段被提取出來，包括以太網(wǎng)MAC地址、VLAN標(biāo)簽(IEEE 802.3q)、幀PDU以及因特網(wǎng)協(xié)議(IPv4和IPv6)報(bào)頭等。這些信息被用于確定幀的類型，以便用8個(gè)優(yōu)先級對幀進(jìn)行分級，并將幀存儲在高和低優(yōu)先級的輸出隊(duì)列中。利用一組可編程表格進(jìn)行分級，由嵌入式Nios II處理器和可編程優(yōu)先級判定樹進(jìn)行控制。

　　隊(duì)列仲裁執(zhí)行嚴(yán)格的優(yōu)先級和權(quán)重循環(huán)(round-robin)算法來控制輸出隊(duì)列。另外，基于FPGA的實(shí)現(xiàn)所具有的靈活性使開發(fā)人員能夠使用任何定制的專有仲裁機(jī)制。

圖2：基于可編程邏輯的以太網(wǎng)交換機(jī)的集成應(yīng)用。

應(yīng)用實(shí)例：VoIP網(wǎng)關(guān)

　　VoIP網(wǎng)關(guān)將傳統(tǒng)的時(shí)分復(fù)用(TDM)網(wǎng)絡(luò)橋接到IP網(wǎng)絡(luò)上。為將TDM流轉(zhuǎn)換成IP數(shù)據(jù)包，并實(shí)現(xiàn)回聲消除和電話功能，VoIP網(wǎng)關(guān)通常采用專用包處理器ASSP或者數(shù)字信號處理器。它利用以太網(wǎng)交換機(jī)ASSP和MAC實(shí)現(xiàn)聯(lián)網(wǎng)功能，一般還需要處理器進(jìn)行管理和信令功能。

　　為利用ASSP實(shí)現(xiàn)VoIP網(wǎng)關(guān)，需要數(shù)字信號處理器或包處理器、以太網(wǎng)交換器、處理器、存儲器以及系統(tǒng)接口器件。

　　這些器件接口可能不兼容，需要進(jìn)行橋接，并需要額外器件(通常是FPGA)來提供這種橋接功能。另外，對于少量的語音通道，典型的以太網(wǎng)交換機(jī)ASSP所提供的解決方案規(guī)模太大，具有大量的不可擴(kuò)展的端口。圖3是基于ASSP的VoIP網(wǎng)關(guān)結(jié)構(gòu)框圖。

　　利用Altera FPGA和MoreThanIP提供的聯(lián)網(wǎng)IP模塊，可設(shè)計(jì)出高度集成的、具有成本效益的解決方案。圖4是基于Stratix II FPGA的設(shè)計(jì)實(shí)例。靈活的交換器IP模塊能夠配置所需數(shù)量的端口(圖4采用3個(gè)端口)，或者根據(jù)應(yīng)用需要配置更多端口，從而避免無用端口的浪費(fèi)。嵌入式Nios II處理器可以運(yùn)行信令和管理功能，以及質(zhì)量和性能監(jiān)視功能。不需要外部的橋接器件，設(shè)計(jì)工程師便可以在交換器端口上實(shí)現(xiàn)FPGA與數(shù)字信號處理器或者包處理器的接口。

圖3：基于ASSP的VoIP網(wǎng)關(guān)結(jié)構(gòu)框圖。

本文小結(jié)

　　利用Altera的Stratix II系列等高性能、高密度可編程邏輯器件，第二層交換機(jī)的集成度將更高、可定制性將更強(qiáng)。當(dāng)與外部SDRAM相結(jié)合時(shí)，基于Cyclone II的解決方案能讓設(shè)計(jì)工程師以更低的成本實(shí)現(xiàn)需要較少交換能力的設(shè)計(jì)。與基于ASSP的解決方案相比，這些可編程器件提供了集成度更高、性能更優(yōu)化的交換機(jī)解決方案，以幫助設(shè)計(jì)工程師設(shè)計(jì)出具有成本效益的差異化產(chǎn)品。

圖4：基于Stratix II FPGA的VoIP網(wǎng)關(guān)結(jié)構(gòu)框圖。