隨著移動通信技術(shù)的飛速發(fā)展，頻譜資源日漸緊張。因此，第3代移動通信技術(shù)普遍采用了QPSK(正交相移鍵控)、QAM(正交調(diào)幅)等線性調(diào)制方法來提高傳輸速率和頻譜效率。這些調(diào)制方法同時對載波的相位和幅度進(jìn)行了調(diào)制，因此會產(chǎn)生具有較高峰均比的調(diào)制信號。在處理這類速率較高的非恒包絡(luò)信號時，射頻功率放大器的效率和線性度往往無法兼顧。為了解決這個問題，我們一般采用功放線性化技術(shù)，運(yùn)用適當(dāng)?shù)耐鈬娐穪硇ＵΨ诺姆蔷€性特件，既提高功放效率，節(jié)約能源，又改善了功放線性度，降低了ACPR(鄰道功率比)。在現(xiàn)有的各種功放線性化技術(shù)中，數(shù)字預(yù)失真技術(shù)結(jié)合了實(shí)用性、經(jīng)濟(jì)性與穩(wěn)定性，成為寬帶通信系統(tǒng)射頻功放線性化的首要選擇。

數(shù)字預(yù)失真技術(shù)是用數(shù)據(jù)處理器什在發(fā)射鏈路的基帶或中頻部分搭建一個與射頻功放非線性特性相反的非線性電路，與功放疊加后可以將輸入信號線性放大。與其他功放線性化技術(shù)相比，它的插入損耗小，帶寬所受的限制也小。20世紀(jì)80年代以來，出現(xiàn)了查表法、多項(xiàng)式法、神經(jīng)網(wǎng)絡(luò)法等多種預(yù)失真方法。其中查表法實(shí)現(xiàn)相對簡單，算法也比較靈活，是數(shù)字預(yù)失真技術(shù)使用較多的方法。

為了便于評估多種數(shù)字預(yù)失真算法的實(shí)際性能，進(jìn)而幫助我們根據(jù)使用的環(huán)境選擇出合適的算法，本文構(gòu)建了一個較開放的數(shù)字化平臺，包括D／A轉(zhuǎn)換模塊、A／D轉(zhuǎn)換模塊、承載算法的FPGA(現(xiàn)場可編程門陣列)模塊、下變頻解調(diào)模塊等，并通過一個開環(huán)的復(fù)增益查表預(yù)失真法對CDMA2000系統(tǒng)功放進(jìn)行測試，驗(yàn)證了此平臺的功能。它可以很方便地檢測預(yù)失真算法的可行性，有利于射頻功放線性化技術(shù)的發(fā)展。

1 數(shù)字預(yù)失真平臺系統(tǒng)模型

查表法的原理足將預(yù)失真特性存放在一張數(shù)據(jù)查找表中，根據(jù)輸入信號瀆取表中數(shù)值，然后進(jìn)行相應(yīng)的處理，得出需要輸出的預(yù)失真信號，查找表中的數(shù)值通過自適應(yīng)的快速收斂算法不斷更新，從而能夠很好地體現(xiàn)出與功放的非線性特性相反的預(yù)失真特性。此方法主要分為映射預(yù)失真法和復(fù)增益預(yù)失真法兩類。映射預(yù)失真法中，輸出信號為輸入信號與表中數(shù)值相加；復(fù)增益預(yù)失真法中，輸出信號為輸入信號與表中數(shù)值相乘。查表法預(yù)失真器的整體結(jié)構(gòu)如圖1所示。其中粗線部分(加法器)表示映射預(yù)失真法，細(xì)線部分(乘法器)表示復(fù)增益預(yù)失真法。由于映射預(yù)失真法是同時根據(jù)信號的幅度和相位來尋址，需要二維的查找表，占用的存儲空間較大，自適應(yīng)算法的收斂速度也比較慢，因此，現(xiàn)在大多采用復(fù)增益查表預(yù)失真法，主要根據(jù)輸入信號的幅度特性尋址。

本文給出的數(shù)字預(yù)失真驗(yàn)證平臺系統(tǒng)框圖如圖2所示。基帶數(shù)字信號源和預(yù)失真算法都是在FPGA(現(xiàn)場可編程門陣列)芯片中編程實(shí)現(xiàn)的，可以根據(jù)驗(yàn)證需要靈活地改變源信號的帶寬和峰均比。預(yù)失真處理完畢后的數(shù)字信號通過一片雙通道14位D／A轉(zhuǎn)換芯片轉(zhuǎn)換成模擬信號，上變頻后送入功放；要達(dá)到預(yù)失真器自適應(yīng)的效果，F(xiàn)PGA芯片還需要一路能反映功放非線性特性的反饋信號，為此，我們從功放的輸出信號中耦合一部分出來，用收信機(jī)(Rx)做下變頻，通過A／D轉(zhuǎn)換芯片轉(zhuǎn)換成數(shù)字信號送入FPGA。由于大部分信號發(fā)生器都可以將模擬低頻I、Q信號調(diào)制到高頻，在驗(yàn)證過程中用它做上變頻器可以省掉一臺發(fā)信機(jī)，簡化了系統(tǒng)。

整個驗(yàn)證平臺中，F(xiàn)PGA芯片使用的是Altera公司的EP2S30F672C5。此芯片內(nèi)含約137×104bit存儲空間，3×104多個邏輯單元，64個18位乘法器，內(nèi)部時鐘可達(dá)550 MHz，大多數(shù)算法都可以在其中實(shí)現(xiàn)。A／D轉(zhuǎn)換芯片可以達(dá)到采樣速率65 MSPS(百萬次采樣每秒)、信噪比74 dB和SNDR 83dB，完夠滿足多載波WCDMA和CDMA2000信號的采樣要求。整個平臺如圖3所示。模擬基帶信號上變頻由Agilent公司的信號發(fā)生器ESG4432完成。

2 數(shù)字預(yù)失真仿真與測試結(jié)果對比

從圖1中可以看到，地址產(chǎn)生模塊和復(fù)數(shù)乘法器(加法器)是整個預(yù)失真信號通路的重要環(huán)節(jié)，需要保證輸入的信號能夠正確地尋找到相應(yīng)的預(yù)失真系數(shù)，并且保證輸出的預(yù)失真信號是我們想要的結(jié)果。若這兩個模塊沒有問題，那么這個平臺就可以體現(xiàn)出算法的效果。為此，我們采用了一種比較簡單的開環(huán)查表法作為驗(yàn)證，此時不需要用到反饋環(huán)路(Rx)。

驗(yàn)證過程選用了一個1.9 GHz的GaAs功放，增益為40 dB，1 dB壓縮點(diǎn)在42 dBm。用ADS仿真得到的預(yù)失真結(jié)果如圖4所示。預(yù)失真對信號的AcPR 優(yōu)化了約15 dB。

硬件平臺的測試結(jié)果見圖5。預(yù)失真后信號的ACPR優(yōu)化了10 dB。受數(shù)字信號處理字長和量化噪聲等影響，實(shí)測結(jié)果比仿真結(jié)果稍差，但是從兩者的對比可以看出，此平臺基本體現(xiàn)出了仿真系統(tǒng)的效果。

3 結(jié)束語

本文著重介紹了查表法的原理和基本結(jié)構(gòu)，并針對其算法多變的特點(diǎn)，建立了一個開放式的硬件驗(yàn)證平臺，用來評估算法各自的性能。比較在此平臺上實(shí)現(xiàn)的一種開環(huán)復(fù)增益查表預(yù)失真法的仿真和實(shí)測結(jié)果發(fā)現(xiàn)，兩者對功放ACPR的改善基本一致。這表明此平臺可以很好地驗(yàn)證數(shù)字預(yù)失真仿真系統(tǒng)在硬件中的效果，從而為功放的線性化設(shè)計提供可靠的依據(jù)。