摘要：在對離子敏場效應晶體管（ISFET）基本結構及電學特性分析的基礎上，提出了一種基于CMOS技術實現ISFET與信號處理電路集成化的設計方法。模擬仿真的結果表明，所采用的ISFET/MOSFET“互補對”結構的信號讀取電路形式能夠抑制“溫漂”和克服“硅襯底體效應”對器件測量靈敏度的影響，是一種適用于ISFET集成設計的信號讀取方式。
關鍵詞：離子敏場效應晶體管；CMOS工藝；自對準；體效應
中圖分類號：TP212.6 文獻標識碼：A 文章編號：1003-353X(2004)12-0056-04

A Integrated pH-ISFET Sensor With CMOS Technology
YANG Zhen1,2,YAN Yong-hong1,QI Liang-jie1
(1.Dept. of Applied Physics,Hunan Univ.,Changsha 410082,China;
2.Suzhou-CAS IC Design Center,Suzhou 215021,China)

Abstract ：Based on the ISFET structure and electronic characteristics, a method integrating the ISFET and signal process circuit realized in an standard CMOS technology are presented. The simulation result shows that complementary ISFET/MOSFET pair can eliminate temperature drift and Si substrate bulk effect, which proves it is a suitable readout circuit for ISFET integration.
Key words：ISFET；CMOS technology；self-aligned；bulk effect



　　1 引言

　　離子敏場效應晶體管作為測量溶液離子組分及濃度的敏感元件，相對當前應用于醫(yī)療診斷檢測的離子電極選擇技術（ISE）具有體積小、全固態(tài)、低功耗和便于集成的優(yōu)點[1]。鑒于目前各類傳感器的研制趨向于微型化﹑集成化和智能化的發(fā)展方向，將ISFET傳感器的敏感單元與信號讀取電路集成于同一芯片也就成為了業(yè)界對此類傳感器的研究熱點。ISFET器件與MOSFET結構極其相似，而CMOS工藝已經成為微電子工業(yè)的主流制造工藝；因此,利用CMOS技術，便可實現ISFET與信號處理電路及其他敏感單元的陣列集成。

　　2 ISFET器件結構及電學特性

　　ISFET是離子敏感、選擇電極制造技術與固態(tài)微電子學相結合的產物。初，此類半導體器件由MOSFET改良而成（金屬柵或多晶硅被離子敏感膜代替）[2], 比較兩者結構如圖1所示。

　　使用時，離子敏感膜和電解質溶液共同形成器件的柵極，溶液與敏感膜之間產生的電化學勢ψ，將使FET的閾值電壓VTh發(fā)生調制效應，使溝道電導發(fā)生變化[3]。選取不同的敏感膜可以檢測不同離子的濃度（如K+，Na+，Ca2+，Cl-，H+，Br-等）。目前研究為成熟的是對H+敏感膜的研究，通常選取的材料有SiO2，Si3N4，Al2O3或Ta2O5等[4]，都能對溶液pH值的變化產生比較靈敏的響應。
以Si3N4為敏感材料的n溝道ISFET的VTh受pH影響的表達式為[5]（暫時忽略襯底體效應的影響）

（1）
而n溝道MOSFET的閾值電壓為
VTh(n)=φES--2φf （2）

　　上述兩式中，φES為與電極相連的電介質與半導體之間的功函數；Qss是絕緣體與半導體界面的單位面積的表面態(tài)電荷密度；Qsc是半導體溝道耗盡區(qū)域單位面積的電荷；φf是體硅的費米勢；S是pH敏感層的靈敏系數。此外，pHpzc是ISFET絕緣層零電荷的pH值。盡管ISFET與MOSFET閾值電壓不盡相同，但是相似的物理結構決定了兩者具有相同的電學特性方程[5]。

當工作于飽和區(qū)時
Ids= (Vgs-VTh)2 (3)
當工作于線性區(qū)時
Ids=β[(Vgs-VTh)Vds-Vds2/2] (4)

　　3 ISFET器件的CMOS工藝實現

　　采用多晶硅柵的“自對準效應”定義FET結構的源漏區(qū)是標準CMOS工藝的主要特征。通過對ISFET器件與MOSFET器件的結構比較，可發(fā)現前者的柵極只是在氧化層（SiO2）上淀積一層敏感膜(而沒有多晶硅)，這就限制了CMOS工藝的使用。多年前，研究人員就已經提出了以CMOS工藝實現ISFET器件的方法[6]，但是都必須對標準的CMOS工藝流程作進一步的改進，除需要增加“掩膜版”外還必須改變工藝環(huán)境，這就大大增加了制作成本。近,J.bausells提出了一種借助未改進CMOS工藝實現ISFET器件的方法，仍舊使用多晶硅的自對準效應定義源漏區(qū)，但保留“多晶硅”并使其與金屬層相連作為懸浮電極，而頂部的敏感材料借助這種“懸浮柵”結構與“柵氧”相連，橫截面如圖2 。

　　由于氮化硅（Si3N4）或硅氧氮化合物（SiOxNy）具有很低的過孔密度，因此，在CMOS工藝中，被采納用作鈍化保護層。在本設計方案中把Si3N4作為H+敏感層淀積于器件表面的敏感窗口區(qū)域。采用上述“懸浮柵”結構，Bausells制作了五種不同幾何形狀的ISFET器件[1]，并對閾值電壓做了測試比較，發(fā)現漏源區(qū)呈“叉指狀”的器件能夠在較小的區(qū)域范圍內獲得到較大的跨導。因此，“叉指”形狀的器件成為本設計所采用的結構形式，如圖3。

　　因為n溝道器件比p溝道器件具有更高的電荷遷移率，因此本設計是在p型硅襯底材料（100晶向，電阻率為8～12Ω·cm）上制作W/L為400mm/20mm的n-ISFET。整個流程采用0.35 mm “雙多晶硅雙金屬”的CMOS工藝生產線，敏感層Si3N4是在流程的階段采用低壓化學汽相淀積法(LPVC)生成，厚度為0.6mm。通過實驗，測量得出器件在不同緩沖溶液中（pH=2～10）的響應曲線如圖4。

　　4 信號讀取電路的設計

　　通常，對ISFET響應信號的測量方式主要有兩種：柵極電壓保持恒定，漏極電流的變化反映離子活性的變化；保持漏極電流恒定，通過測量柵極電壓的變化獲得器件對離子變化的響應。以上兩種方法都需要保持漏源電壓恒定。近，P．A Hammond[7]提出一種差分結構的電路形式，雖然此種電路能夠抑制諸如溫度漂移和器件遲滯特性對測量的影響，但是，在此種測量模式中，ISFET的源極沒有恒定偏置為零，而是作為一個內部節(jié)點應用于集成設計中，完全忽略了“襯底體效應”對閾值電壓的影響。

　　前面討論FET的閾值電壓時，假設襯底和源都是接地的，即VSB=0；但當VSB不等于零的時候，閾值電壓表達式修正為。體效應的影響依賴于工藝條件及電路的靜態(tài)工作點，當體效應嚴重時，會使測量電路中ISFET閾值電壓VTh變化超過50%，若不把其考慮在內，將會導致較大的測量誤差。

　　當把ISFET與信號讀取電路集成在一起時，所有的器件都是制作于同一硅襯底上；因此，在設計讀取電路時，就必須考慮VSB的影響?；诖?，筆者設計了一種適用于ISFET集成設計的、結構簡單的信號讀取電路形式，如圖5所示。

　　4.1 電路的工作原理及特性

　　電路結構采用 “ISFET/MOSFET互補對”的形式。工作時兩個器件都處于飽和區(qū)域；運算放大器提供一個從輸出到MOSFET源極的直接反饋信號，由于所設計的運放自身的輸入阻抗很大，就迫使流過ISFET與MOSFET的漏電流Ids大小相等。根據器件工作于飽和區(qū)的電學特性方程式（3），就可得到此時兩個器件的“跨導比”為一固定值。另外，通過基準參考源V1設定放大器正相輸入端電壓，以保證ISFET的漏源電壓Vds恒定（大小為V1）。

　　具體過程為當溶液pH值發(fā)生變化時，ISFET的閾值電壓隨之變化，導致器件自身跨導的變化，可引起FET間內部節(jié)點電壓VD漂移；而運算放大器的輸入電壓（V+-V-）發(fā)生變化后，導致輸出電壓（Vout）變化，借助反饋回路MOSFET(間接反饋)的源極，改變了MOSFET的跨導大小，因為兩個器件的跨導比保持恒定，從而又把內部的節(jié)點電壓（VD）置回為V1，從而補償了發(fā)生在ISFET跨導的變化。

　　設計采用的運算放大器為“低漂移電壓運放”，滿足如下性能指標：輸出阻抗為60Ω，開環(huán)增益為2000，輸入電阻60MΩ，帶寬為600kHz；基本結構如圖6。其中，上述電路采用的參考電壓基準源Vbias為采用CMOS寄生pnp管具有“溫度補償”作用的帶隙基準源[8]。

　　4.2 電路仿真

　　根據上述電路結構，采用TSMC 0.35μm工藝的MOSIS模型參數，使用HSPICE對電路參數進行調節(jié)以確定器件參數,所設計的ISFET的W/L為400mm/20mm。調試參數，獲得輸出信號反映pH值靈敏度仿真結果為45mV/pH，與實驗結果基本相符[6]，結果如圖7。

　　此外，由于ISFET器件參數受“溫度漂移”影響嚴重，而采用互補對結構的形式，兩個FET器件以同一工藝實現（具有相近的電學特性及溫度特性），因此，由溫度變化引起ISFET跨導變化與MOSFET的跨導變化相近，這就消除了溫度引起的共模信號。此電路對溫度補償的模擬可以采用“溫度參數掃描”的方式實現，掃描范圍為20～40℃。獲得的仿真結果顯示，溫度靈敏度為0.1mV/℃,對應于pH的變化為不超過0.002pH/℃。因此，此電路的溫度特性比較理想。

　　5 結論

　　利用標準CMOS工藝實現ISFET與后續(xù)讀取電路的集成化設計，除了能夠明顯縮小傳感器的體積、降低研發(fā)成本外，還能大幅度提高傳感器系統的可靠性和穩(wěn)定性。本文提出的利用CMOS技術設計的ISFET傳感元及讀取電路，在實驗模擬中表現出較高的和穩(wěn)定性，并且設計的“互補MOSFET/ISFET對”形式的信號讀取電路具有結構簡單、便于實現的特點，除能夠對“溫度漂移”具有明顯的補償作用外，更重要的是能克服“襯底體效應”對ISFET閾值電壓的影響，仿真結果證明此種電路結構是一種適用于ISFET集成設計的信號讀取形式。