ＰＣＩ(Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ)局部總線１是一種高性能、３２位或６４位地址數(shù)據(jù)多路復(fù)用的同步總線。它的用途是在高度集成的外設(shè)控制器件、擴(kuò)展卡和處理器／存儲(chǔ)器系統(tǒng)之間提供一種內(nèi)部的連接機(jī)構(gòu)，它規(guī)定了互連機(jī)構(gòu)的協(xié)議、電氣、機(jī)械以及設(shè)備配置空間。ＰＣＩ局部總線因具有極小延遲時(shí)間、支持線性突發(fā)數(shù)據(jù)傳輸、兼容性強(qiáng)以及系統(tǒng)能進(jìn)行全自動(dòng)配置等特點(diǎn)受到業(yè)界青睞。ＰＣＩ總線規(guī)范２．１版本還定義了由３２位數(shù)據(jù)總線擴(kuò)充為６４位總線的方法，使總線寬度擴(kuò)展，并對(duì)３２位和６４位ＰＣＩ局部總線外設(shè)做到向前和向后兼容。
目前微機(jī)之間的紅外通信是基于ＩＲＤＡ－１．１標(biāo)準(zhǔn)的紅外無(wú)線串行ＳＩＲ通信，參考文獻(xiàn)２給出了基于ＩＳＡ總線的紅外無(wú)線串行通信卡的設(shè)計(jì)及實(shí)現(xiàn)，該通信卡的數(shù)據(jù)速率為９．６ｋｂｐｓ～１１５．２ｋｂｐｓ，工作距離０～３ｍ。但由于ＲＳ－２３２端口的數(shù)據(jù)速率上限為１１５．２ｋｂｐｓ，不能滿足ＩＲＤＡ－１．４規(guī)范甚高速紅外ＶＦＩＲ １６Ｍｂｐｓ速率要求，所以使用了ＰＣＩ同步總線擴(kuò)展外設(shè)的方法設(shè)計(jì)甚高速紅外控制器。雖然ＩＳＡ總線的傳輸速率能滿足甚高速紅外控制器設(shè)計(jì)要求，但目前許多微機(jī)系統(tǒng)已經(jīng)逐漸淘汰ＩＳＡ／ＥＩＳＡ標(biāo)準(zhǔn)總線。原因是高速微處理器和低速ＩＳＡ總線之間不同步，造成擴(kuò)展外設(shè)只能通過(guò)一個(gè)慢速且狹窄的瓶頸發(fā)送和接收數(shù)據(jù)，使ＣＰＵ高性能受到嚴(yán)重影響。
１ ＨＨＨ１１３　編解碼
２００１年５月，紅外無(wú)線數(shù)據(jù)協(xié)會(huì)ＩＲＤＡ發(fā)布了紅外串行物理層規(guī)范ＩＲＤＡ－１．４４；它與前期發(fā)布的物理層規(guī)范的主要區(qū)別在于增加甚高速紅外ＶＦＩＲ １６Ｍｂｐｓ數(shù)據(jù)速率的編解碼技術(shù)和幀結(jié)構(gòu)，而其它如視角范圍、發(fā)射器(大)光功率和接收器靈敏度等規(guī)范基本相同。紅外串行物理層規(guī)范ＩＲＤＡ－１．４規(guī)定數(shù)據(jù)速率小于４Ｍｂｐｓ采用ＲＺＩ(歸零反轉(zhuǎn))調(diào)制，脈沖寬度是位周期的３／１６或１／４；數(shù)據(jù)速率４Ｍｂｐｓ采用４ＰＰＭ(脈沖位置調(diào)制)；數(shù)據(jù)速率１６Ｍｂｐｓ采用ＨＨＨ１１３　碼。
ＩＲＤＡ提出的ＶＦＩＲ編解碼技術(shù)—ＨＨＨ１１３　碼是碼率為２／３，(ｄｋ)＝１１３　的ＲＬＬｒｕｎ－ｌｅｎｇｔｈ－ｌｉｍｉｔｅｄ　碼；它是一種功率消耗和頻帶利用率相對(duì)折中的高效編碼，其中參數(shù)ｄ、ｋ分別表示在兩個(gè)‘１’之間和的‘０’的數(shù)目，參數(shù)ｄ決定接收信號(hào)中有無(wú)碼間干擾ＩＳＩ，參數(shù)ｋ決定接收器能否從接收序列中恢復(fù)時(shí)鐘。ＨＨＨ１１３　碼的帶寬效率使數(shù)據(jù)通信能夠選擇成本很低、上升／下降時(shí)間為１９ｎｓ的ＬＥＤ。功率效率避免了ＬＥＤ的熱問(wèn)題，它能保證１ｍ距離范圍內(nèi)保持鏈接。１ｍ距離的１６Ｍｂｐｓ鏈路可達(dá)到過(guò)去４Ｍｂｐｓ鏈路的驅(qū)動(dòng)電流和功耗。ＨＨＨ１１３　碼和４ＰＰＭ碼(用于４Ｍｂｐｓ)的顯著區(qū)別是ＨＨＨ１１３　碼決不允許一個(gè)紅外脈沖緊跟前一個(gè)紅外脈沖，脈沖之間應(yīng)該保持一個(gè)ｃｈｉｐ時(shí)間差。由于光電管工作區(qū)域內(nèi)有少量載流子的慢輻射，使ＬＥＤ或光電二極管表現(xiàn)出拖尾效應(yīng)，ＨＨＨ１．１３　碼能夠兼容拖尾效應(yīng)，從而允許在ｃｈｉｐ時(shí)間周期內(nèi)脈沖的擴(kuò)展。
雖然ＨＨＨ１１３　碼的設(shè)計(jì)過(guò)程比較復(fù)雜，但ＩＲＤＡ－１．４標(biāo)準(zhǔn)已經(jīng)詳細(xì)給出了編譯碼邏輯方程和電路，所以實(shí)現(xiàn)起來(lái)比較容易。筆者使用Ａｌｔｅｒａ ＭＡＸ＋ｐｌｕｓ П 進(jìn)行邏輯功能仿真，并用ＧＷ４８ ＥＤＡ實(shí)驗(yàn)系統(tǒng)進(jìn)行硬件仿真，驗(yàn)證ＨＨＨ１１３　碼編譯碼電路設(shè)計(jì)的正確性。
２ 甚高速紅外ＶＦＩＲ控制器的硬件設(shè)計(jì)
由于ＰＣＩ總線規(guī)定了嚴(yán)格的電氣特性，開(kāi)發(fā)ＰＣＩ總線的應(yīng)用具有很大難度，因此使用ＡＭＣＣＡｐｐｌｉｅｄ Ｍｉｃｒｏ Ｃｏｒｐｏｒａｔｉｏｎ　公司推出的ＰＣＩ接口控制器Ｓ５９３３實(shí)現(xiàn)紅外控制器ＰＣＩ總線接口規(guī)范５。甚高速紅外ＶＦＩＲ控制器原理框圖如圖１所示。選用Ａｌｔｅｒａ公司的ＦＬＥＸ１０Ｋ系列現(xiàn)場(chǎng)可編程門陣列器件實(shí)現(xiàn)Ｓ５９３３與紅外ＴＸ／ＲＸＦＩＦＯ、寄存器的傳輸控制和邏輯時(shí)序以及紅外接口控制邏輯和紅外收發(fā)器接口功能模塊(ＣＲＣ校驗(yàn)、編解碼以及串／并轉(zhuǎn)換)。甚高速紅外ＶＦＩＲ控制器工作原理如下：首先由ＡＭＣＣ Ｓ５９３３外部非易失性串行ＥＥＰＲＯＭ ＡＴ２４Ｃ０２ＰＣＩ配置空間，然后主機(jī)通過(guò)直通(Ｐａｓｓ－Ｔｈｒｕ)寄存器數(shù)據(jù)訪問(wèn)方式向紅外接口控制寄存器寫(xiě)控制命令３。紅外接口控制邏輯根據(jù)控制命令發(fā)出控制信號(hào)，使整個(gè)紅外控制器處于準(zhǔn)備狀態(tài)。當(dāng)上層協(xié)議發(fā)出數(shù)據(jù)發(fā)送事件時(shí)，紅外接口控制邏輯發(fā)出消息，通知主機(jī)啟動(dòng)Ｓ５９３３總線主控讀操作，把上層數(shù)據(jù)寫(xiě)到外部紅外ＴＸＦＩＦＯ數(shù)據(jù)緩沖器；同時(shí)紅外接口控制邏輯根據(jù)ＴＸＦＩＦＯ狀態(tài)把ＴＸＦＩＦＯ的數(shù)據(jù)發(fā)送到紅外收發(fā)器接口，進(jìn)行鎖存、并／串轉(zhuǎn)換、ＣＲＣ校驗(yàn)和編碼，通過(guò)ＶＦＩＲ收發(fā)器發(fā)送數(shù)據(jù)。同理ＶＦＩＲ收發(fā)器接收到的數(shù)據(jù)經(jīng)過(guò)譯碼、ＣＲＣ校驗(yàn)、串／并轉(zhuǎn)換和鎖存，寫(xiě)入ＲＸＦＩＦＯ數(shù)據(jù)緩沖器。紅外接口控制邏輯觸發(fā)上層協(xié)議發(fā)出數(shù)據(jù)接收事件接收數(shù)據(jù)，主機(jī)啟動(dòng)Ｓ５９３３總線主控寫(xiě)操作向上層協(xié)議遞交數(shù)據(jù)，數(shù)據(jù)傳輸完成上層協(xié)議發(fā)回消息，通知數(shù)據(jù)接收完成。下面重點(diǎn)分析Ｓ５９３３S5933與紅外ＴＸ／ＲＸＦＩＦＯ、紅外寄存器組訪問(wèn)控制邏輯以及紅外接口控制邏輯和紅外收發(fā)器接口功能。

２．１ 紅外ＴＸ／ＲＸＦＩＦＯ與紅外控制寄存器組控制邏輯
ＡＭＣＣ Ｓ５９３３S5933支持３個(gè)物理總線接口：ＰＣＩ總線接口、擴(kuò)充總線接口和非易失性ＥＥＰＲＯＭ總線接口。非易失性ＥＥＰＲＯＭ用于映射ＰＣＩ的配置空間及設(shè)備ＢＩＯＳ的初始化；擴(kuò)充總線可以與外圍設(shè)備互連。主機(jī)和外設(shè)之間可以利用Ｓ５９３３的郵箱寄存器、ＦＩＦＯ寄存器、直通寄存器(Ｐａｓｓ－Ｔｈｒｕ)數(shù)據(jù)傳輸方式雙向傳輸數(shù)據(jù)。
紅外寄存器組包括紅外接口控制寄存器和狀態(tài)寄存器。本文中甚高速紅外控制器利用Ｓ５９３３直通寄存器單周期數(shù)據(jù)傳送向紅外接口控制寄存器寫(xiě)控制字，由Ｐａｓｓ－Ｔｈｒｕ邏輯控制電路把地址和數(shù)據(jù)分離開(kāi)，直通地址寄存器(ＡＰＴＡ)經(jīng)３７４鎖存并譯碼，選通紅外接口控制寄存器，同時(shí)把直通數(shù)據(jù)寄存器(ＰＴＤＡ)的低字寫(xiě)入紅外控制器；該接口控制寄存器的數(shù)據(jù)寬度為１６位，包括紅外控制器始能、工作模式(ＵＡＲＴ、ＳＩＲ、ＭＩＲ、ＦＩＲ、ＶＦＩＲ)的設(shè)置、接收或發(fā)送數(shù)據(jù)的選擇以及滿足ＳＩＲ模式下多波特率的分頻數(shù)。紅外接口控制寄存器結(jié)構(gòu)定義如圖２。

同理使用直通寄存器方式獲取紅外接口狀態(tài)寄存器的狀態(tài)。紅外接口狀態(tài)寄存器結(jié)構(gòu)定義如圖３。

為滿足高速數(shù)據(jù)傳輸，利用Ｓ５９３３ ＦＩＦＯ寄存器總線主控方式下的同步猝發(fā)Ｂｕｒｓｔ　操作(ＤＭＡ傳送)完成主機(jī)與紅外ＴＸ／ＲＸＦＩＦＯ的數(shù)據(jù)傳輸。ＰＣＩ接口首先初始化Ｓ５９３３作為總線主控設(shè)備，然后由ＰＣＩ接口向主控讀／寫(xiě)地址寄存器(ＭＲＡＲ／ＭＷＡＲ)寫(xiě)入要訪問(wèn)的ＰＣＩ存儲(chǔ)空間地址，向主控讀／寫(xiě)計(jì)數(shù)器(ＭＲＴＣ／ＭＷＴＣ)寫(xiě)入要傳輸?shù)淖止?jié)數(shù)。Ｓ５９３３提供了４個(gè)專用引腳ＲＤＦＩＦＯ＃、ＷＲＦＩＦＯ＃、ＲＤＥＭＰＹ＃和ＷＲＦＵＬＬ?？刂苾?nèi)部ＦＩＦＯ與外部ＦＩＦＯ的數(shù)據(jù)傳輸接口邏輯。接收／發(fā)送ＦＩＦＯ的數(shù)據(jù)寬度都是３２位，分別由４片８位數(shù)據(jù)總線的ＩＤＴ７２２２０ ＦＩＦＯ數(shù)據(jù)位擴(kuò)展實(shí)現(xiàn)。該ＦＩＦＯ既為ＰＣＩ接口提供數(shù)據(jù)緩沖，又為紅外收發(fā)器接口提供訪問(wèn)數(shù)據(jù)。Ｓ５９３３與紅外ＴＸ／ＲＸＦＩＦＯ、紅外寄存器組的數(shù)據(jù)訪問(wèn)控制邏輯如圖４。

２．２ 紅外接口控制邏輯
根據(jù)紅外接口控制寄存器控制字，紅外接口控制邏輯實(shí)現(xiàn)外部ＲＸ／ＴＸＦＩＦＯ與紅外收發(fā)器接口之間的數(shù)據(jù)傳輸和邏輯時(shí)序。它的工作原理如下：根據(jù)控制字，首先啟動(dòng)紅外收發(fā)器接口ＣＲＣ校驗(yàn)、編解碼器和可編程時(shí)鐘(ＲＸ／ＴＸＦＩＦＯ讀／寫(xiě)時(shí)鐘ＲＣＬＫ、ＷＣＬＫ和編解碼時(shí)鐘ｆｃｌｏｃｋ)，然后根據(jù)控制字的ＴＸ／ＲＸ位決定是接收還是發(fā)送數(shù)據(jù)。發(fā)送數(shù)據(jù)時(shí)，ＴＸＦＩＦＯ緩沖器不為空，ＴＸＦＩＦＯ的ＥＦ信號(hào)就觸發(fā)紅外接口控制邏輯發(fā)出ＴＸＦＩＦＯ讀操作信號(hào)ＥＮＲ＃，讀?。裕兀疲桑疲系臄?shù)據(jù)(數(shù)據(jù)寬度３２位)傳給紅外收發(fā)器接口進(jìn)行ＣＲＣ校驗(yàn)、編碼以及并／串轉(zhuǎn)換。同理當(dāng)甚高速紅外控制器接收數(shù)據(jù)時(shí)，紅外收發(fā)器接收到的數(shù)據(jù)經(jīng)過(guò)譯碼、串／并轉(zhuǎn)換(數(shù)據(jù)寬度３２位)，然后觸發(fā)紅外接口控制邏輯發(fā)出紅外接收ＦＩＦＯ寫(xiě)操作信號(hào)ＥＮＷ＃，把接收數(shù)據(jù)寫(xiě)入紅外接收ＦＩＦＯ。當(dāng)ＲＸＦＩＦＯ寫(xiě)滿后，觸發(fā)控制邏輯發(fā)出Ｓ５９３３ ＦＩＦＯ寫(xiě)信號(hào)ＷＲＦＩＦＯ＃，上層協(xié)議啟動(dòng)ＰＣＩ接口初始化Ｓ５９３３為同步主控寫(xiě)操作實(shí)現(xiàn)紅外接收ＦＩＦＯ到主機(jī)內(nèi)存的數(shù)據(jù)傳輸。另外紅外接口邏輯還實(shí)現(xiàn)紅外接口狀態(tài)寄存器狀態(tài)位的配置，以方便上層協(xié)議了解紅外控制器工作狀態(tài)。
２．３ 紅外收發(fā)器接口
紅外收發(fā)器接口的設(shè)計(jì)與實(shí)現(xiàn)是紅外控制器成功的關(guān)鍵。該接口需要實(shí)現(xiàn)各種工作模式(ＳＩＲ、ＭＩＲ、ＦＩＲ、ＶＦＩＲ)的編解碼器和硬件ＣＲＣ校驗(yàn)，設(shè)計(jì)比較復(fù)雜。編碼器前、譯碼器后，數(shù)據(jù)都要進(jìn)行硬件ＣＲＣ校驗(yàn)實(shí)現(xiàn)差錯(cuò)控制。ＳＩＲ模式采用ＲＺＩ(歸零反轉(zhuǎn))編碼，信號(hào)為高電平，調(diào)制為低電平；信號(hào)為低電平，調(diào)制為高電平脈沖，脈沖寬度是位周期的３／１６。ＭＩＲ模式也采用ＲＺＩ(歸零反轉(zhuǎn))編碼，但脈沖寬度是位周期的１／４。ＦＩＲ模式采用４ＰＰＭ(脈沖位置調(diào)制)調(diào)制，它的原理是被編碼的二進(jìn)制數(shù)據(jù)流每?jī)晌唤M合成一個(gè)數(shù)據(jù)碼元組(ＤＢＰ)，其占用時(shí)間Ｄｔ＝５００ｎｓ，再將該數(shù)據(jù)碼元組(ＤＢＰ)分為４個(gè)１２５ｎｓ的時(shí)隙(ｃｈｉｐ)，根據(jù)碼元組的狀態(tài)，在不同的時(shí)隙放置單脈沖。由于ＰＰＭ通信依賴信號(hào)光脈沖在時(shí)間上的位置傳輸信息，所以解調(diào)時(shí)先保證收發(fā)雙方時(shí)隙同步、幀同步，然后根據(jù)脈沖在５００ｎｓ周期中的位置解調(diào)出發(fā)送數(shù)據(jù)?？紤]到紅外收發(fā)器通信距離突然變化引發(fā)脈沖寬度擴(kuò)展，發(fā)生碼間干擾，導(dǎo)致譯碼出錯(cuò)，因此根據(jù)Ｈｉｒｏｓｈｉ Ｕｎｏ提出的新算法７簡(jiǎn)化４ＰＰＭ譯碼過(guò)程，并通過(guò)實(shí)驗(yàn)驗(yàn)證該算法比似然譯碼算法結(jié)構(gòu)更簡(jiǎn)單，功耗更低，而且更容易實(shí)現(xiàn)。
ＶＦＩＲ模式采用ＨＨＨ１１３　編解碼技術(shù)。編碼器原理：為了正確實(shí)現(xiàn)編碼，要求在計(jì)算內(nèi)部碼字Ｃ＝(ｃ１，ｃ２，ｃ３)之前，在ｎＴ(Ｔ表示一個(gè)ｃｈｉｐ時(shí)間)時(shí)刻到達(dá)編碼器輸入端的輸入數(shù)據(jù)碼元組ｄ＝ｄ１ｄ２　經(jīng)過(guò)３個(gè)編碼周期(每個(gè)編碼周期是３Ｔ)的延時(shí)后進(jìn)行邏輯計(jì)算，得到下一狀態(tài)矢量值Ｎ＝(ｓ１ｓ２ｓ３)，即與輸入數(shù)據(jù)有關(guān)的Ｎ出現(xiàn)在(ｎ＋９Ｔ)時(shí)刻； 再經(jīng)過(guò)一個(gè)編碼周期，即(ｎ＋１２Ｔ)時(shí)刻，狀態(tài)Ｎ賦給內(nèi)部狀態(tài)矢量Ｓ＝ｓ１ｓ２ｓ３　，同時(shí)計(jì)算與輸入數(shù)據(jù)碼元組ｄ＝ｄ１ｄ２　有關(guān)的內(nèi)部碼字矢量Ｃ＝ｃ１ｃ２ｃ３　，再經(jīng)過(guò)一個(gè)編碼周期，內(nèi)部碼字Ｃ賦給輸出碼字矢量Ｙ＝(ｙ１ｙ２ｙ３)。由此可見(jiàn)１６Ｍｂｐｓ的數(shù)據(jù)速率經(jīng)過(guò)編碼器變?yōu)椋玻矗停悖瑁椋穑缶幋a速率，整個(gè)編碼過(guò)程延時(shí)５個(gè)編碼周期即１５個(gè)ｃｈｉｐ。注意編碼器初始狀態(tài)Ｓ應(yīng)設(shè)置為(１００)。譯碼器原理：輸入數(shù)據(jù)Ｒ＝ｒ１ｒ２ｒ３　經(jīng)過(guò)鎖存器延時(shí)得到矢量Ｙ４＝ｙ１０ｙ１１ｙ１２　，對(duì)Ｙ４進(jìn)行不同的延時(shí)得到Ｙ３、Ｙ２及Ｙ１。這里矢量Ｙｉ是Ｙ４的４－ｉ次延時(shí)(由鎖存器實(shí)現(xiàn)延時(shí))；對(duì)Ｙ４進(jìn)行或非運(yùn)算得到Ｚｄ，再將Ｚｄ進(jìn)行不同的延時(shí)得到Ｚｃ和Ｚｂ。這里Ｚｃ、Ｚｂ、Ｚｄ是變量，然后將Ｙ４、Ｙ３、Ｙ２、Ｙ１、Ｚｂ、Ｚｃ、Ｚｄ進(jìn)行邏輯運(yùn)算、延時(shí)分別得到矢量Ｘ１＝(ｘ１ｘ２)、Ｘ２＝(ｘ３ｘ４)、Ｘ３＝(ｘ５ｘ６)；將ｘ１、ｘ２經(jīng)過(guò)鎖存器得到譯碼器輸出矢量值Ｕ＝ｕ１ｕ２　。整個(gè)譯碼過(guò)程延時(shí)４個(gè)周期即１２個(gè)ｃｈｉｐ?？梢?jiàn)ＨＨＨ１１３　編譯碼電路比較簡(jiǎn)單，利用ＦＰＧＡ基于門級(jí)描述即可實(shí)現(xiàn)，但必須注意鎖存器時(shí)鐘ｆｃｌｏｃｋ＝１／３ｆｃｈｉｐ。ＶＦＩＲ模式增加線性反饋移位寄存器(ＬＦＳＲ)實(shí)現(xiàn)加擾和解擾功能提高系統(tǒng)性能，減少誤碼。
３ 甚高速紅外ＶＦＩＲ控制器的軟件設(shè)計(jì)
控制器軟件主要分為三部分：系統(tǒng)初始化部分、接收部分、發(fā)送部分。系統(tǒng)初始化首先調(diào)用ＢＩＯＳ １Ａｈ中斷功能獲取設(shè)備ＰＣＩ總線號(hào)、功能號(hào)、內(nèi)存、Ｉ／Ｏ空間基地址和空間大小以及中斷號(hào)，然后通過(guò)直通(Ｐａｓｓ－Ｔｈｒｕ)方式寫(xiě)控制命令初始化紅外控制器，選擇控制器接收或發(fā)送數(shù)據(jù)，設(shè)置控制器工作模式和波特率分頻數(shù)并允許控制器工作。紅外控制器具有收發(fā)雙向數(shù)據(jù)傳輸能力。編程時(shí)將Ｓ５９３３ＦＩＦＯ設(shè)置成由ＰＣＩ接口初始化為同步主控方式，支持突發(fā)傳輸(ＤＭＡ)；然后根據(jù)控制器收／發(fā)位判斷ＰＣＩ總線主控讀還是主控寫(xiě)操作。程序采用中斷控制，主程序調(diào)用ｓｅｔ＿ｕｐ＿ｐｃｉ＿ｂｕｓｍａｓｔｅｒ　初始化主控操作，該函數(shù)不僅裝載訪問(wèn)內(nèi)存實(shí)際地址和傳輸字節(jié)數(shù)，而且還要允許讀／寫(xiě)傳輸字節(jié)數(shù)到零中斷。紅外控制器初始化完成后，系統(tǒng)等待中斷。中斷服務(wù)處理程序讀?。樱担梗常持袛酄顟B(tài)／控制寄存器ＩＮＴＣＳＲ判斷中斷源，并清除中斷標(biāo)志；讀?。茫遥眯ｒ?yàn)狀態(tài)位，判斷接收數(shù)據(jù)是否正確。發(fā)送數(shù)據(jù)時(shí)，中斷服務(wù)處理程序還要檢測(cè)紅外發(fā)送ＦＩＦＯ狀態(tài)位是否為１(１表示ＦＩＦＯ為空)，不為１置發(fā)送不為空標(biāo)志ｔｘ＿ｎｏｔ＿ｅｍｐｔｙ＝１，主程序繼續(xù)等待，直到ＴＸＦＩＦＯ數(shù)據(jù)為空；同理接收數(shù)據(jù)也需要檢測(cè)紅外接口狀態(tài)寄存器的紅外接收ＦＩＦＯ狀態(tài)位是否為１(測(cè)試位為１表示ＦＩＦＯ為空)。這樣可保證接收和發(fā)送ＦＩＦＯ的數(shù)據(jù)完全被取走。編寫(xiě)的應(yīng)用程序使用Ｔｕｒｂｏ Ｃ２．０調(diào)試通過(guò)。
ＰＣＩ總線已經(jīng)成為當(dāng)今電腦的主流總線，為此根據(jù)紅外串行物理層規(guī)范ＩＲＤＡ－１．４設(shè)計(jì)基于ＰＣＩ總線的甚高速紅外ＶＦＩＲ控制器。使用ＡＭＣＣ公司ＰＣＩ總線專用控制器外加部分接口控制電路實(shí)現(xiàn)ＶＦＩＲ控制器硬件設(shè)計(jì)，縮短開(kāi)發(fā)周期、提高效率、節(jié)約成本。目前正在使用ＶｔｏｏｌｓＤ開(kāi)發(fā)虛擬驅(qū)動(dòng)程序，解決系統(tǒng)如何分配紅外控制器配置資源、如何訪問(wèn)硬件設(shè)備、如何處理硬件中斷和總線主控ＤＭＡ操作以及ＶＸＤ和應(yīng)用程序之間的通信。另外國(guó)外已有公司推出ＶＦＩＲ紅外控制器專用芯片，如ＭＫＮＥＴ公司的ＭＫ７１００。
參考文獻(xiàn)
１ 李廣軍．實(shí)用接口技術(shù)Ｍ．成都電子科技大學(xué)出版社，
１９９７
２ 韓書(shū)光． 紅外無(wú)線串行通行適配卡的設(shè)計(jì)Ｊ． 桂林電子
工業(yè)學(xué)院學(xué)報(bào)，２００１：１８～２２
３ 張?zhí)N玉． ＰＣＩ總線接口設(shè)計(jì)及其專用芯片應(yīng)用Ｊ． 南京
電子工程師，２００２
４ ＩＲＤＡ． ＩＲＤＡ Ｓｅｒｉａｌ Ｉｎｆｒａｒｅｄ Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｓｐｅｃｉｆｉｃａｔｉｏｎ
Ｖｅｒｓｉｏｎ １．４ＥＢ／ＯＬ．Ｉｎｆｒａｒｅｄ Ｄａｔａ Ａｓｓｏｃｉａｔｉｏｎ２００１１～６８
５ Ａｐｐｌｉｅｄ Ｍｉｃｒｏ Ｃｉｒｃｕｉｔ Ｃｏｐｅｒａｔｉｏｎ． ＰＣＩ Ｐｒｏｄｕｃｔｓ Ｄａｔａ Ｂｏｏｋ
ＥＢ／ＯＬ． ｈｔｔｐ／／ｗｗｗ．ａｍｃｃ．ｃｏｍ／ｐｄｆｓ／ｐｃｉｐｒｏｄ．ｐｄｆ１９９８
３．１～３．１９０
６ Ｈｉｒｏｓｈｉ Ｕｎｏ． Ｌｏｗｅｒ Ｐｏｗｅｒ Ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏｒ Ｈｉｇｈ Ｓｐｅｅｄ
Ｉｎｆｒａｒｅｄ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ． Ｌｏｗ Ｐｏｗｅｒ Ｅｌｅｃ－
ｔｒｏｎｉｃｓ ａｎｄ Ｄｅｓｉｇｎ １９９７２５５～２５８
[7]. S5933 datasheet http://www.hbjingang.com/datasheet/S5933_1055227.html.