摘 要： 提出了一種基于FPGA的數(shù)字式頻分多路遙測系統(tǒng)副載波解調(diào)器的設計方案。詳細論述了如何利用FPGA的特點來解決多路調(diào)頻信號的解調(diào)問題。這種解調(diào)器容易和計算機相結(jié)合形成數(shù)字式FM-FM遙測數(shù)據(jù)處理系統(tǒng)，以適應現(xiàn)代遙測技術(shù)的發(fā)展需要。
關鍵詞： FPGA 遙測 時分復用 解調(diào)器

隨著大規(guī)模集成電路技術(shù)和微型計算機技術(shù)的飛速發(fā)展，計算機化已經(jīng)成為遙測技術(shù)發(fā)展的方向和特征。傳統(tǒng)的模擬式頻分多路遙測系統(tǒng)已越來越無法適應現(xiàn)代遙測技術(shù)的發(fā)展。因為它具有以下致命的缺點：(1)解調(diào)輸出的模擬信號無法直接供計算機處理和分析；(2)系統(tǒng)參數(shù)一旦設定，就無法改變，系統(tǒng)靈活性差。為了克服以上缺點，有必要對模擬式頻分多路遙測系統(tǒng)進行根本性的變革，研制新型的數(shù)字式頻分多路副載波解調(diào)器。
幸運的是，數(shù)字信號處理技術(shù)和大規(guī)模集成電路技術(shù)的迅猛發(fā)展，為我們設計數(shù)字式頻分多路副載波解調(diào)器提供了新思路和新方法。近幾年來，現(xiàn)場可編程門陣列(FPGA)因其具有集成度高、處理速度快以及執(zhí)行效率高等優(yōu)點1，在數(shù)字系統(tǒng)的設計中得到了廣泛應用。本文所提及的數(shù)字式頻分多路副載波解調(diào)器就是利用FPGA技術(shù)來實現(xiàn)的。

由圖2可以看出，我們并沒有采用數(shù)字式鎖相環(huán)，而是采用數(shù)字信號處理(DSP)算法來實現(xiàn)解調(diào)。這種方案更適合用FPGA來實現(xiàn)。
1.2 硬件電路設計
為了便于調(diào)試，在進行硬件電路設計時，將數(shù)字解調(diào)器、A/D及D/A三部分分別放在不同的電路板上，通過雙排插頭進行連接。A/D變換器是依據(jù)數(shù)字解調(diào)器的采樣頻率和數(shù)據(jù)寬度進行選擇的。因數(shù)字解調(diào)器的采樣頻率為2．56kHz，數(shù)據(jù)位寬為8位，故選擇了易于調(diào)試的8位高速模/數(shù)轉(zhuǎn)換器TLC5510。D/A變換器選用了Maxim公司的MX7545。而數(shù)字解調(diào)器選用了Altera公司的FLEX10K系列器件。利用MAX+ plusII進行硬件仿真時，單路數(shù)字解調(diào)器共需三塊FLEX10K50，且其利用率可達75%以上。若重復采用相同的方法進行多路信號的解調(diào)，必然會使硬件資源成倍增加。顯然，這是不經(jīng)濟和不可行的。因此，如何在不增加或少增加系統(tǒng)硬件規(guī)模的前提下，完成對多路信號的解調(diào)，則成為設計過程中要著重解決的關鍵問題。

另外，值得注意的是：采用時分復用方法后，整個系統(tǒng)就工作于不同的時鐘頻率下。假定系統(tǒng)采樣頻率為fs，進行時分復用后同時處理k路信號，則非時分復用部分的時鐘頻率為fs，時分復用部分的時鐘頻率為k·fs為使系統(tǒng)能夠正常工作，還要在系統(tǒng)中加上時鐘和控制電路，以控制系統(tǒng)的時鐘和同步。圖5給出了分路濾波器的時分復用框圖。

利用MAX+plusII對兩路信號復用濾波器的AHDL源代碼進行編譯，發(fā)現(xiàn)兩路信號復用濾波器比單路濾波器多用的硬件資源不到單路硬件資源的20%。所以說，利用時分復用的方法達到了預期目標。