DDS流水線結(jié)構(gòu)的改進(jìn)
出處：netjob 發(fā)布于：2007-05-25 11:31:00
| 摘 要： 分析了DDS中流水線結(jié)構(gòu)及輸入數(shù)據(jù)在其中移動(dòng)的特點(diǎn)，提出了一種DDS流水線結(jié)構(gòu)的改進(jìn)方案，給出了實(shí)現(xiàn)的方法并作了仿真，分析了對(duì)DDS電路性能的改進(jìn)方案。 關(guān)鍵詞： DDS流水線改進(jìn)的流水線結(jié)構(gòu) |
| DDS(Direct Digital Synthesizer)以其頻率分辨率高、轉(zhuǎn)換速度快及波形變換靈活等特點(diǎn).已廣泛應(yīng)用于通訊、雷達(dá)、GPS、蜂窩基站及HDTV等領(lǐng)域。DDS相位字長及運(yùn)算速度決定了DDS的性能1,相位累加器、移相加法器及LUT的字長越長，頻率分辨率及波形越高相位截尾誤差越小2,目前DDS相位累加器的位數(shù)一般在32～48位之間；而時(shí)鐘頻率越高，輸出頻率的范圍越大。流水線是高速電路中一種常用的技術(shù)3,高速、高DDS的相位累加器、相移加法器、用于調(diào)幅及正交調(diào)制的乘法器都采用了流水線結(jié)構(gòu)。普通的流水線結(jié)構(gòu)所占用的寄存器資源和其級(jí)數(shù)的平方成正比，無論是現(xiàn)有的專用DDS集成電路，還是采用FPGA等可編程器件實(shí)現(xiàn)，都將占用大量寄存器資源。其實(shí)，DDS中的輸入數(shù)據(jù)一般在一個(gè)較長的時(shí)間內(nèi)保持不變。基于這一特點(diǎn)，本文提出一種改進(jìn)的DDS流水線結(jié)構(gòu)，可以大大減少占用的寄存器資源。 |
| 1 問題的提出 1.1 DDS結(jié)構(gòu)及工作原理 圖1是包含移相及調(diào)幅部分的相位累加型ＤＤＳ的結(jié)構(gòu)框圖。 |
 |
| 每一時(shí)鐘周期，N位相位累加器PA與 N位頻率控制字FW累加。其結(jié)果的高M(jìn)位作波形表LUT(Look-Up Table)的地址，如果加上PSR的值可實(shí)現(xiàn)移相，從LUT中讀出D位波形數(shù)據(jù)送DAC。若乘以AR的值還可實(shí)現(xiàn)調(diào)幅。改變FW的值可改變輸出頻率，改變PSR的值可實(shí)現(xiàn)調(diào)相，改變AR的值可以實(shí)現(xiàn)調(diào)幅。一般情況下，F(xiàn)W、PSR及AR刷新頻率要比DDS系統(tǒng)時(shí)鐘慢得多。 |
| 1.2 DDS中的流水線結(jié)構(gòu) 當(dāng)DDS的相位字長較長、速度較高時(shí)，相位累加器、移相加法器或其綜合及調(diào)幅乘法器一般都采用流水線結(jié)構(gòu)。以下僅以相位累加器為例，分析流水線的結(jié)構(gòu)、性能及其改進(jìn)。當(dāng)相位累加器采用m級(jí)n位流水線結(jié)構(gòu)時(shí)，有  ，這里PA，F(xiàn)W分別是相位累加器的值和相位階距，PAm是各級(jí)加法器的部分和。其中，輸入緩沖流水線為m級(jí)n位，占用寄存器位，而相位累加器輸出的高M(jìn)位需m1＝int+1級(jí)流水線，占用+m1×M mod m(int·是取整運(yùn)算)。圖2、3分別是m＝4、n＝4、M＝8時(shí)相位累加器的結(jié)構(gòu)及時(shí)序圖。此時(shí)，輸入流水線占用24位寄存器；m＝8、n＝4時(shí)(32位相位累加器)，輸入流水線占用112位寄存器；m＝12、n＝4(48位相位累加器)，占用264位寄存器；若選取m＝48、n＝1則占用1128位寄存器。如果省去輸入流水線，改變相位階距時(shí)，將導(dǎo)致相位紊亂。 |
 |
 |
| 2 改進(jìn)的流水線結(jié)構(gòu) 2.1 結(jié)構(gòu)及其工作原理 一般來說，DDS控制數(shù)據(jù)刷新速率遠(yuǎn)低于系統(tǒng)時(shí)鐘。以相位累加器為例，進(jìn)入各組加法器的頻率控制字值，只在數(shù)據(jù)更新后的前m個(gè)時(shí)鐘周期變化。以后各個(gè)周期不再變化?；谶@種情況，可以對(duì)累加器進(jìn)行改進(jìn)從而節(jié)省部分寄存器。圖4是改進(jìn)輸入流水線的相位累加器結(jié)構(gòu)圖，圖5是輸入數(shù)據(jù)及控制信號(hào)的時(shí)序圖。 |
 |
 |
|
在輸入數(shù)據(jù)D0～15N準(zhǔn)備好后，由外部控制系統(tǒng)向流水線刷新控制電路CON發(fā)出一啟動(dòng)信號(hào)Start，CON在Start下降沿后的時(shí)鐘上升沿到來時(shí)，輸出寫入脈沖WR0，將D0～3(N)寫入級(jí)流水線寄存器；第二時(shí)鐘上升沿到來時(shí)，輸出寫入脈沖WR1，將D4～7N寫入第二級(jí)流水線寄存器；依次類推，到第四上升沿到來時(shí)，輸出寫入脈沖WR3，將D12～15N寫入第四級(jí)流水線寄存器，完成數(shù)據(jù)的刷新。在以后的周期內(nèi)，這些數(shù)據(jù)將保持不變，直至新的Start到來。 |
| 2.2 刷新控制器的設(shè)計(jì) 刷新控制器實(shí)質(zhì)上是一種陣發(fā)式脈沖分配器由Start啟動(dòng)，當(dāng)完成一個(gè)周期的脈沖分配輸出后，便停止計(jì)數(shù)。陣發(fā)式脈沖分配器的設(shè)計(jì)及實(shí)現(xiàn)方法很多，以下是基于Altera的FPGA，以MAX+Plus II的HDL實(shí)現(xiàn)的陣發(fā)式脈沖分配器，流水線中的寄存器為上升沿有效，延遲時(shí)間為12.5ns速度可達(dá)80MHz(FLEX 10K20RC240-4)，圖6是其仿真結(jié)果。 |
| SUBDESIGN control cp start INPUT q3q2q1q0 OUTPUT VARIABLE sMACHINE OF BITS q3q2 q1 q0 WITH STATES s0＝b″0000″s1＝b″0001″s2＝b″0010″ s3＝b″0100″s4＝b″1000″ BEGIN s.clk ＝ cp s.reset ＝ start TABLE s＝＞s S0＝＞s1s1＝＞s2s2＝＞s3s3＝＞s4s4＝＞s4 END TABLE END |
| 2.3 性能改善 2.3.1 寄存器的減少 輸入流水線結(jié)構(gòu)改進(jìn)后，寄存器的位數(shù)和相位累加器的位數(shù)呈線性關(guān)系，位數(shù)大大減少，特別是對(duì)級(jí)數(shù)較多的流水線，即使對(duì)寄存器密集型的FPGA，這也是有益的。 2.3.2 功耗降低 由于僅在刷新數(shù)據(jù)時(shí)，流水線中各觸發(fā)器的狀態(tài)發(fā)生改變，在以后很長一段時(shí)間內(nèi)，狀態(tài)不再改變，這對(duì)降低電路的功耗是有益的。 2.4 應(yīng)用 在刷新數(shù)據(jù)時(shí)，只要輸出一個(gè)啟動(dòng)信號(hào)，使用方法和原方案一樣便捷。啟動(dòng)信號(hào)通常由外部控制電路給出，上例中，刷新動(dòng)作從啟動(dòng)信號(hào)Start后的個(gè)時(shí)鐘上升沿開始。 需要注意的是，在刷新數(shù)據(jù)時(shí)，每一組數(shù)據(jù)保持的時(shí)鐘周期數(shù)必須大于流水線的級(jí)數(shù)。上例中，數(shù)據(jù)必須保持4個(gè)時(shí)鐘周期以上，否則高位數(shù)據(jù)將不能傳送到相應(yīng)級(jí)的累加器。 |
| 本文分析了高速DDS中的頻率控制字、相移字等輸入數(shù)據(jù)的變化特點(diǎn)。提出了一種DDS流水線結(jié)構(gòu)的改進(jìn)方案，給出了具體實(shí)現(xiàn)的方法及仿真，并成功地用于高頻高AWG的研制。用這種方法設(shè)計(jì)的DDS及NCO等電路，降低了寄存器的占用，也降低了系統(tǒng)的功耗，可有效提高電路的性能價(jià)格比。這種設(shè)計(jì)方法對(duì)其它的流水線結(jié)構(gòu)設(shè)計(jì)也有一定的參考價(jià)值。 |
關(guān)鍵詞：DDS流水線結(jié)構(gòu)的改進(jìn)10K20RC240-4
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處：維庫電子市場網(wǎng)”的所有作品，版權(quán)均屬于維庫電子市場網(wǎng)，轉(zhuǎn)載請(qǐng)必須注明維庫電子市場網(wǎng)，http://www.hbjingang.com，違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性，不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí)，必須保留本網(wǎng)注明的作品出處，并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題，請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
相關(guān)技術(shù)資料
- 什么是氫氧燃料電池,氫氧燃料電池的知識(shí)介紹2025/8/29 16:58:56
- SQL核心知識(shí)點(diǎn)總結(jié)2025/8/11 16:51:36
- 等電位端子箱是什么_等電位端子箱的作用2025/8/1 11:36:41
- 基于PID控制和重復(fù)控制的復(fù)合控制策略2025/7/29 16:58:24
- 什么是樹莓派?一文快速了解樹莓派基礎(chǔ)知識(shí)2025/6/18 16:30:52
技術(shù)分類
廣告
熱門技術(shù)資料
最新技術(shù)資料
- MOSFET驅(qū)動(dòng)與隔離方案設(shè)計(jì)
- 高溫環(huán)境下電源IC選型建議
- 安防監(jiān)控設(shè)備連接器應(yīng)用分析
- 高速PCB信號(hào)完整性（SI）設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)（PLL）中的環(huán)路濾波器：參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容（EMC）設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
