基于FPGA的三相PWM發(fā)生器

出處：tarkyss 發(fā)布于：2007-05-25 11:20:29

摘要：介紹了基于FPGA設(shè)計＋的三相PWM發(fā)生器。該發(fā)生器具有靈活和可編程等優(yōu)點，可應(yīng)用于交流電機(jī)驅(qū)動用的三相電壓源逆變器。實驗結(jié)果驗證了本設(shè)計的有效性。
關(guān)鍵詞：脈寬調(diào)制現(xiàn)場可編程門陣列

隨著現(xiàn)代工業(yè)的要求和微電子技術(shù)的進(jìn)步，交流傳動已經(jīng)迅速地從模擬控制轉(zhuǎn)向數(shù)字控制，其中PWM技術(shù)與方法是其內(nèi)容。但數(shù)字化PWM電路一直是設(shè)計中的難點，除了集成三相PWM發(fā)生器的80C196MC、TMS320F240等微處理器外，均采用中小規(guī)模集成電路設(shè)計三相PWM，這是非常復(fù)雜的往往使電路復(fù)雜、可靠性差。本文介紹了一種用單片大規(guī)模FPGA實現(xiàn)的三相PWM發(fā)生器，它具有三相脈沖中心對稱、PWM周期和死區(qū)時間可編程等特點，且性能優(yōu)異、靈活性和可靠性高。

1 基本原理
本設(shè)計的目的是產(chǎn)生三相逆變器的PWM信號波形。圖1是用FPGA實現(xiàn)的PWM部分設(shè)計框圖，它主要由脈寬寄存器、緩沖寄存器、周期寄存器、死區(qū)寄存器、死區(qū)發(fā)生器、數(shù)值比較器、控制邏輯等幾部分構(gòu)成。脈寬寄存器，決定三相PWM信號的脈寬；緩沖寄存器，實現(xiàn)對脈寬數(shù)據(jù)的雙緩沖；周期寄存器，決定PWM的斬波周期；死區(qū)寄存器，決定上下橋臂的死區(qū)時間。脈寬寄存器在每個開關(guān)周期中由微處理器更新，其輸出數(shù)據(jù)經(jīng)緩沖以后與基準(zhǔn)計數(shù)器進(jìn)行數(shù)值比較，得到三相PWM信號PA、PB、PC。再經(jīng)過死區(qū)電路處理，產(chǎn)生6個中心對稱的PWM驅(qū)動信號，驅(qū)動三相逆變器的6個功率器件。PWM算法可采用SPWM正弦PWM或者SVPWM空間矢量PWM。

FPGA中的基準(zhǔn)計數(shù)器，用來產(chǎn)生類似模擬電路中的三角波基準(zhǔn)，是一個計數(shù)值為0、計數(shù)值為周期寄存器中保存的數(shù)值、計數(shù)方向交替變化的可逆計數(shù)器?；鶞?zhǔn)計數(shù)器單元在計數(shù)值時產(chǎn)生一個同步信號SYN，當(dāng)它有效時將三個脈寬寄存器的數(shù)據(jù)存入各自的緩沖寄存器，實現(xiàn)雙緩沖，使三個脈寬寄存器在SYN無效時可依次由微處理器更新而不影響終的三相同步關(guān)系。同時基準(zhǔn)計數(shù)器單元產(chǎn)生一個方向信號DIR，可作為微處理器的外部中斷源(邊緣觸發(fā)方式)，在PWM開關(guān)周期的起始點產(chǎn)生中斷。
微處理器軟件設(shè)計較簡單，在初始化階段設(shè)置好周期寄存器、死區(qū)寄存器，以后只需在PWM中斷服務(wù)程序中將計算好的三相脈寬數(shù)據(jù)分別送到各自的脈寬寄存器，然后退出中斷服務(wù)程序，等待控制器在SYN脈沖控制下將三個脈寬寄存器的數(shù)據(jù)鎖存到各自的緩沖寄存器中。在下一個PWM周期中輸出相應(yīng)的脈沖，同時中斷被觸發(fā)，便開始了下一個PWM中斷服務(wù)程序。程序要求PWM中斷服務(wù)程序運(yùn)行時間小于PWM周期，由此決定了PWM運(yùn)行頻率。圖2為PWM波形圖。

2 內(nèi)部設(shè)計
以A相為例，基準(zhǔn)計數(shù)器由加減計數(shù)器構(gòu)成。加計數(shù)和減計數(shù)交替執(zhí)行，計數(shù)周期由周期寄存器決定，DIR指示計數(shù)方向，同步信號SYN用來加載Ａ相緩沖器。PA是緩沖器與基準(zhǔn)計數(shù)器的數(shù)值比較結(jié)果，死區(qū)發(fā)生器由死區(qū)計數(shù)器和一些組合邏輯組成，使同相的上下橋臂驅(qū)動信號錯開一個死區(qū)時間，防止功率器件短路。死區(qū)時間由死區(qū)寄存器決定，輸出A相上下橋臂驅(qū)動信號AH和AL。
死區(qū)計數(shù)器采用飽和計數(shù)器，飽和計數(shù)器的特性類似于電容的充放電過程，規(guī)則為：

(1)當(dāng)輸入為0時，如果計數(shù)值等于0，則計數(shù)值保持不變，否則作減1計數(shù)；
(2)當(dāng)輸入為1時，如果計數(shù)值等于max，則計數(shù)值保持不變，否則作加1計數(shù)；
(3)當(dāng)輸入為1且死區(qū)計數(shù)器數(shù)值為max時，
AL＝0AH＝1上橋臂導(dǎo)通；
(4)當(dāng)輸入為0且死區(qū)計數(shù)器數(shù)值為0時，AL＝1AH＝0下橋臂導(dǎo)通；
(5)當(dāng)死區(qū)計數(shù)器數(shù)值在0~max之間時，AL＝0
AH＝0上下橋臂都截止，形成死區(qū)。
其中，max等于死區(qū)寄存器的數(shù)值。
周期寄存器和脈寬寄存器為14位，死區(qū)寄存器為8位，在20MHz時鐘下，開關(guān)頻率為610Hz~10MHz 死區(qū)時間為0~12.8μs，脈沖分辨率為50ns。
FPGA采用VHDL硬件描述語言進(jìn)行設(shè)計，下面給出死區(qū)發(fā)生器的VHDL設(shè)計：

3 試驗與結(jié)論

FPGA采用ACTEL公司反熔絲工藝的42MX16 應(yīng)用在所研制的交流主軸驅(qū)動器中，圖3是其6個基極驅(qū)動信號波形。在實際應(yīng)用中，除PWM外，在同一片F(xiàn)PGA中還設(shè)計了光電編碼器計數(shù)單元、輸入脈沖計數(shù)器、I/O接口、保護(hù)電路、譯碼器等全部外圍數(shù)字邏輯電路，它與DSP、A/D芯片和接口電路構(gòu)成非常簡潔的交流電機(jī)驅(qū)動器的控制部分。采用FGPA構(gòu)成三相PWM發(fā)生器的方案，具有低成本、高靈活性、高集成度、高可靠性等優(yōu)點。

參考文獻(xiàn):

[1]. 80C196MC datasheet http://www.hbjingang.com/datasheet/80C196MC_1096609.html.
[2]. TMS320F240 datasheet http://www.hbjingang.com/datasheet/TMS320F240_309662.html.

關(guān)鍵詞：基于FPGA的三相PWM發(fā)生器TMS320F24080C196MC

上一篇：DSP芯片與觸摸屏的接口控制

下一篇：PCI接口芯片9052及其應(yīng)用

版權(quán)與免責(zé)聲明

凡本網(wǎng)注明“出處：維庫電子市場網(wǎng)”的所有作品，版權(quán)均屬于維庫電子市場網(wǎng)，轉(zhuǎn)載請必須注明維庫電子市場網(wǎng)，http://www.hbjingang.com，違反者本網(wǎng)將追究相關(guān)法律責(zé)任。

本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性，不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時，必須保留本網(wǎng)注明的作品出處，并自負(fù)版權(quán)等法律責(zé)任。

如涉及作品內(nèi)容、版權(quán)等問題，請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。

相關(guān)技術(shù)資料