PCI總線接口芯片PCI 9052及其應用
出處：debugme 發(fā)布于：2007-05-25 11:01:29
| PCI總線即外圍部件互連總線，是一種先進的高性能32/64位地址數(shù)據(jù)復用局部總線，可同時支持多組外圍設(shè)備，并且不受制于處理器，為中央處理器與高速外圍設(shè)備提供一座溝通的橋梁，提高數(shù)據(jù)吞吐量(32位時可達132MB/s)，是當今PC領(lǐng)域中流行的總線。但由于PCI總線協(xié)議的復雜性，其接口的實現(xiàn)比ISA等總線要困難得多。目前實現(xiàn)PCI接口一般采用專用器件，有效方案分為兩種：使用可編程邏輯器件和使用專用總線接口器件。 |
| 采用可編程邏輯器件實現(xiàn)PCI接口比較靈活，可以利用的器件也比較多，但這種方法難度較大，設(shè)計周期較長。采用專用接口器件雖然不夠靈活，但由于其對PCI協(xié)議良好的支持，以及提供給設(shè)計者的良好接口都大大減少了設(shè)計者的工作量?，F(xiàn)有的PCI接口芯片主要有AMCC公司的AMCCS59xx系列和PLX公司的PCI905x系列。本文將對PLX公司的PCI9052總線接口芯片的功能、結(jié)構(gòu)、特點及其在PCI板卡設(shè)計中的應用進行介紹。 |
| PCI9052簡介 |
| PCI9052是PLX公司繼PCI9050之后推出的低成本PCI總線接口芯片,低功耗，PQFP160pins封裝，可以使局部總線快速轉(zhuǎn)換到PCI總線上。 |
| 1.主要特點： |
|
(1)符合PCI2.1規(guī)范，支持低成本從屬適配器；(2)包括一個64Byte的寫FIFO和一個32Byte的讀FIFO，通過讀寫FIFOs，可實現(xiàn)高性能的突發(fā)式數(shù)據(jù)傳輸；(3)ISA模式支持PCI總線到ISA總線的單周期存儲器(8位或16位)讀寫和I/O訪問；(4)支持兩個來自局部總線的中斷，可生成一個PCI中斷，利用軟件寫內(nèi)部寄存器位也可以達到同樣的目的；(5)PCI9052的局部總線與PCI總線的時鐘相互獨立運行，局部總線的時鐘頻率范圍為0～40MHz，TTL電平，PCI的時鐘頻率范圍為0～33MHz。兩種總線的異步運行方便了高低速設(shè)備的兼容；(6)可編程的局部總線配置，支持復用或非復用模式的8、16或32位的局部總線；(7)串行EEPROM提供PCI總線和局部總線的部分重要配置信息；(8)4個局部設(shè)備片選信號，各設(shè)備的基址和地址范圍及其映射可由串行EEPROM或主機編程實現(xiàn)；(9)5個局部地址空間，基址和地址范圍及其映射可由串行EEPROM或主機編程實現(xiàn)；(10)支持Big/Little Endian編碼字節(jié)的轉(zhuǎn)換；(11)局部總線等待狀態(tài)，除了用于握手的等待信號LRDYI#外，PCI9052還有一個內(nèi)部等待產(chǎn)生器(包括地址到數(shù)據(jù)周期、數(shù)據(jù)到數(shù)據(jù)周期和數(shù)據(jù)到地址周期的等待)；(12)可編程實現(xiàn)讀寫信號選通的延遲和寫周期的保持；(13)可對局部總線的預取計數(shù)器編程為0(非預取)、4、8、16或連續(xù)(預取計數(shù)器關(guān)閉)預取模式；(14)PCI9052支持PCI r2.1規(guī)范的延遲讀模式；(15)PCI9052有一個可編程PCI讀寫重試延遲計時器，可以為PCI總線產(chǎn)生一個重試信號；(16)PCI鎖定機制，PCI主控設(shè)備可以通過鎖定信號獨占對PCI9052的訪問 |
| 2.結(jié)構(gòu)組成 |
| 如圖1所示，PCI9052的接口是由PCI總線接口、局部總線接口和串行總線接口組成。 |
| 3. 器件功能 |
| PCI9052作為總線目標接口芯片，為非PCI設(shè)備與PCI總線提供數(shù)據(jù)通道，其功能如下： |
| 復位及串行EEPROM初始化 |
| (1) 復位及初始化 |
| 上電時，PCI9052的內(nèi)部寄存器由PCI總線的RST#信號復位，在局部總線上輸出LRESET#信號，除了BLCKO、EECS、EEDI、EESK、LHOLDA和局部數(shù)據(jù)總線(LAD[31：0])，所有輸出的局部總線呈高阻態(tài)，線檢驗串行EEPROM。如果安裝了EEPROM且前48位不全為1，則PCI9052用EEPROM中的值來配置片內(nèi)寄存器，否則使用缺省值。 |
| PCI總線上的主控設(shè)備也可以應用軟件通過置CNTRL[30]=1，使PCI9052的寄存器復位，但是主設(shè)備只能訪問配置寄存器，而不能訪問局部總線。當CNTRL[30]=0時，清除PCI9052的復位狀態(tài)。 |
| (2)串行EEPROM |
| 復位后，START為0表示EEPROM存在，PCI9052用它進行配置，如START為1(EEPROM不存在)或EEPROM為空，PCI9052采用缺省值配置。 |
| PCI9052總線上的主機可以對串行EEPROM進行讀寫，寄存器位CNTRL[29：24]控制著PCI9052的管腳，對EEPROM的位進行讀寫。將重載配置寄存器位CNTRL[29]置1可以用串行EEPROM重新配置PCI9052。 |
| 串行EEPROM是按重要性順序先后配置信息的，推薦使用有三線串行接口，5V電源，支持1MHz時鐘的EEPROM，1MHz時鐘可以由PCI時鐘除以32實現(xiàn)。 |
| (3)內(nèi)部寄存器 |
| PCI9052的內(nèi)部寄存器為總線接口的設(shè)計與實現(xiàn)提供了的靈活性，這些寄存器可以分為兩類：PCI配置寄存器和局部配置寄存器。 |
| 直接從(目標)操作 |
| 直接從(目標)操作是指PCI總線上的主設(shè)備通過PCI9052來直接訪問局部總線上的從設(shè)備。PCI9052支持突發(fā)式內(nèi)存映射傳輸和單周期的內(nèi)存或I/O映射傳輸，利用的是32Byte的直接從設(shè)備讀FIFO和64Byte的直接從設(shè)備寫FIFO，映射在PCI內(nèi)存和I/O空間中的地址由PCI基址寄存器設(shè)置。而且，局部映射寄存器允許將PCI地址空間轉(zhuǎn)換為局部地址空間。 |
| ISA接口模式 |
| PCI9052的一個主要特點就是含有一個ISA邏輯接口，為ISA到PCI提供了一種簡單的轉(zhuǎn)換。它支持8位和16位的ISA從設(shè)備，可以是內(nèi)存映射或I/O映射，采用直接從先讀模式可以大大提高內(nèi)存映射時讀出的數(shù)據(jù)量。 |
| ISA接口模式中需要將PCI9052配置為非復用模式，并且要在串行EEPROM中將INTCSR置為1。 |
| 局部片選 |
| PCI9052為局部總線上的設(shè)備提供了四個片選信號，對這些片選信號進行獨立編程或在外部加上地址解碼邏輯都可以用來對局部地址空間進行分配。但是片選0和1(CS0#和CS1#)僅當非ISA接口模式時才有效。 |
| PCI/LOCAL 中斷與用戶I/O |
| PCI9052還提供了四個用戶I/O(USER[3：0])，它們都是復用的，由CNTRL寄存器進行配置。雖然其缺省的配置是輸入，但在不用的時候，因為輸入時要將其上拉，推薦將其設(shè)置為輸出。 |
| PCI9052應用 |
|
PCI9052接口芯片作為通用的PCI接口，有著極其廣泛的應用范圍。以一種阻斷上網(wǎng)卡為例，這種PCI插卡的結(jié)構(gòu)示意圖如圖2所示，主要由一片128K 8的Flash、PCI9052以及一些外圍器件構(gòu)成。 |
| 其限制功能主要由軟件實現(xiàn)，系統(tǒng)在發(fā)現(xiàn)操作者刪除或者損壞軟件時將用備份在Flash SST39SF010中的數(shù)據(jù)對軟件進行恢復。PCI總線上的處理器通過PCI9052中的FIFO讀寫存儲器就可以實現(xiàn)這種功能。 |
| 結(jié)論 |
| 在實踐中證明，用PCI9052開發(fā)的這種產(chǎn)品，減少了許多相應的外圍器件，降低了開發(fā)難度，縮短了開發(fā)周期，并且使成本有了大幅度的降低。 |
版權(quán)與免責聲明
凡本網(wǎng)注明“出處：維庫電子市場網(wǎng)”的所有作品，版權(quán)均屬于維庫電子市場網(wǎng)，轉(zhuǎn)載請必須注明維庫電子市場網(wǎng)，http://www.hbjingang.com，違反者本網(wǎng)將追究相關(guān)法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性，不承擔此類作品侵權(quán)行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時，必須保留本網(wǎng)注明的作品出處，并自負版權(quán)等法律責任。
如涉及作品內(nèi)容、版權(quán)等問題，請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
- ARM技術(shù)架構(gòu)與應用開發(fā)實踐指南2026/1/6 10:40:19
- 嵌入式實時操作系統(tǒng)（RTOS）選型與移植技術(shù)指南2025/12/31 10:42:31
- 工業(yè)嵌入式系統(tǒng)：通信接口技術(shù)選型與抗干擾設(shè)計實踐2025/12/15 14:36:53
- 深入解析嵌入式 OPENAMP 框架：開啟異核通信新時代2025/7/22 16:27:29
- 一文快速了解OPENWRT基礎(chǔ)知識2025/7/14 16:59:04
