新型MP3解碼芯片VS1001K及其應(yīng)用
出處：wisehorse 發(fā)布于：2007-04-09 16:08:16
目前，ＩＮＴＥＲＮＥＴ網(wǎng)上和便攜式播放器所使用的ＭＰ３音頻數(shù)據(jù)壓縮方法已經(jīng)成為一種公認(rèn)的行業(yè)標(biāo)準(zhǔn)了。這種方法以其壓縮率高、音質(zhì)好而迅速風(fēng)靡全世界。但實(shí)際上，許多ＭＰ３播放器的就是一片ＭＰ３音頻解碼芯片。ＶＳ１００１Ｋ是芬蘭ＶＬＳＩ Ｓｏｌｕｔｉｏｎ公司推出的新型ＭＰ３解碼芯片。該芯片內(nèi)含高質(zhì)量的立體聲數(shù)模轉(zhuǎn)換器（ＤＡＣ）和耳機(jī)驅(qū)動(dòng)電路，它支持ＰＣＭ數(shù)據(jù)輸入，同時(shí)具有體積小、功耗低、接口簡(jiǎn)單、價(jià)格便宜等優(yōu)點(diǎn)。因而有望成為新型ＭＰ３解碼器的芯片。
?。病。郑樱保埃埃保说墓δ芙Y(jié)構(gòu)
２．１ ＶＳ１００１Ｋ的引腳功能 ＶＳ１００１Ｋ具有兩種封裝形式：分別為２８腳ＳＯＩＣ雙列式和４９腳ＢＧＡ球柵陣列式。圖１給出了２８腳ＳＯＩＣ封裝的引腳排列圖。各引腳的具體功能說明如表１所列。 表1 VS1001K的引腳功能 引腳號(hào)引腳名稱功 能 1 DREQ 數(shù)據(jù)請(qǐng)求端口 2 DCLK SDI時(shí)鐘信號(hào)輸入端 3 SDATA SDI數(shù)據(jù)輸入端 4 BSYNC 字節(jié)同步信號(hào)端 5，9，28 DVDD 數(shù)字電源 6，10，27 DGND 數(shù)字地 7 XTALO 時(shí)鐘信號(hào)輸出 8 XTALI 時(shí)鐘信號(hào)輸入 11 XCS 片選，低電平有效 12 SCLK SCI時(shí)鐘輸入端 13 SI SCI數(shù)據(jù)輸入端 14 SO SCI數(shù)據(jù)輸出端 15～17 TEST0 備用測(cè)試端口 18，21，25 AGND 模擬地 19，23 AVDD 模擬電源 20 RIGHT 右聲道音頻輸出 22 RCAP 外接電容接入端 24 LEFT 左聲道音頻輸出 26 XRESET 電路復(fù)位端，低電平有效表2 SCI寄存器功能 寄存器名地 址類 型 功 能 MODE 0x00 RW 用于控制VS1001K的操作 STATUS 0x01 RW 當(dāng)前VS1001K的狀態(tài)信息 INT_FCTLH 0x02 - 內(nèi)部寄存器，一般不用 CLOCKF 0x03 RW 控制時(shí)鐘頻率和倍頻器 DECODE_TIME 0x04 R 確定解碼時(shí)間（單位為秒） AUDATA 0x05 R 聲音數(shù)據(jù) WRAM 0x06 W 用于向程序RAM寫入用戶程序 WRAMADDR 0x07 W 為WRAM操作設(shè)置基地址 HDAT0 0x08 R 讀取MP3表頭數(shù)據(jù) HDAT1 0x09 R 讀取MP3表頭數(shù)據(jù) A1ADDR 0x0A RW 確定用戶應(yīng)用程序的開始地址 VOL 0x0B RW 用于音量控制，高、低字節(jié)分別為左、右聲道。音量取值范圍為0～FF，0位，F(xiàn)F為 RESERVED 0x0C - 保留 A1CTRL[0] 0x0D RW 用于控制用戶應(yīng)用程序 A1CTRL[1] 0x0E RW 用于控制用戶應(yīng)用程序２．２ ＶＳ１００１Ｋ的內(nèi)部結(jié)構(gòu) ＶＳ１００１Ｋ解碼芯片內(nèi)部集成有ＶＳ ＤＳＰ處理器，同時(shí)它還集成有立體聲音頻ＤＡＣ、立體聲耳機(jī)放大驅(qū)動(dòng)器、以及程序ＲＯＭ和程序ＲＡＭ等，此外，ＶＳ１００１Ｋ還帶有串行的數(shù)據(jù)接口和控制接口。圖２是ＶＳ１００１Ｋ的內(nèi)部結(jié)構(gòu)原理框圖。
?。场。郑樱保埃埃保说墓ぷ髟?ＶＳ１００１Ｋ主要通過兩個(gè)串行接口ＳＣＩ和ＳＤＩ來接收外部微處理器傳送來控制命令和ＭＰ３數(shù)據(jù)。其中ＳＣＩ用于接收外部微處理器傳送來控制命令，ＳＤＩ用來接收外部微處理器傳送的ＭＰ３數(shù)據(jù)。 ３．１ ＳＣＩ控制接口 對(duì)ＶＳ１００１Ｋ的控制主要是通過對(duì)ＳＣＩ中的１５個(gè)１６位寄存器進(jìn)行操作來實(shí)現(xiàn)的。表２所列是ＳＣＩ的１５個(gè)１６位寄存器的名稱、地址、類型和功能說明。實(shí)際上，對(duì)ＶＳ１００１Ｋ的主要操作都是通過ＭＯＤＥ寄存器來完成的，表３給出了ＭＯＤＥ寄存器各位的操作功能說明。 表3 MODE寄存器的操作方法 位名 稱 功 能 操作說明 0 SM_DIFF 差分輸出控制 0為正常，1為左聲道反相 1 SM_FFWD 快進(jìn) 0為正常快速度，1為快進(jìn) 2 SM_RESET 軟件復(fù)位 0時(shí)不復(fù)位，1時(shí)復(fù)位 3 SM_MP12 是否解碼MP1和2 0為只解MP3，1時(shí)解碼MP1/2/3 4 SM_PDOWN 掉電控制 0為上電，1為掉電 5 SM_DAC 數(shù)模轉(zhuǎn)換模式控制 0為一般MPEG解碼，1為PCM解碼 6 SM_DACMONO 立體聲數(shù)模轉(zhuǎn)換控制 0為立體聲，1為單聲道 7 SM_BASS 高/低音增強(qiáng)器 0為關(guān)，1為開 8 SM_DACT DCLK觸發(fā)沿 0為從MSB開始，1為從LSB開始 9 SM_BYTEORD 字節(jié)傳送順序 0為上升沿，1為降沿 10 SM_IBMODE 工作模式 0為從模式，1為主模式 11 SM_IBCLK VS1001K在主模式工作時(shí)，用于DCLK頻率設(shè)置 0時(shí)選512kHz，1時(shí)選1024kHz ＳＣＩ和外部微處理器的通訊協(xié)議包括指令字節(jié)、地址字節(jié)和１６位字三部分。其中指令字節(jié)取０Ｘ０３時(shí)為讀寄存器，?。埃兀埃矔r(shí)為寫寄存器；地址字節(jié)的主要用途是確定地址寄存器的地址，其范圍為０Ｘ００～０Ｘ０Ｅ．而１６位字則用于指向指定寄存器寫入或讀出的值。圖３所示是ＳＣＩ寄存器的讀寫操作時(shí)序。 ３．２ ＳＤＩ數(shù)據(jù)接口 當(dāng)外部微處理器通過ＳＤＩ接口向ＶＳ１００１Ｋ傳送ＭＰ３數(shù)據(jù)時(shí)，在ＭＯＤＥ寄存器的不同設(shè)定下，ＳＤＩ可工作在主、從兩種模式。 當(dāng)ＳＤＩ在主模式下工作時(shí)，其ＤＣＬＫ信號(hào)由ＶＳ１００１Ｋ內(nèi)部產(chǎn)生（具體是５１２ｋＨｚ還是１０２４ｋＨｚ由ＭＯＤＥ寄存器的ＳＭ ＩＢＣＬＫ位決定），而當(dāng)ＳＤＩ工作在從模式時(shí)，ＤＣＬＫ由外部輸入。 ＳＤＩ通常以字節(jié)為單位來進(jìn)行數(shù)據(jù)傳送，并在ＤＣＬＫ的上升沿或下降沿（具體由ＭＯＤＥ寄存器的ＳＭ＿ＤＡＣＴ位決定）將ＳＤＡＴＡ數(shù)據(jù)信號(hào)輸入。數(shù)據(jù)傳送時(shí)采用高位在前還是低位在前是由ＭＯＤＥ寄存器的ＳＭ ＤＡＣＴ位來決定的。ＳＤＩ采用ＢＳＹＮＣ信號(hào)來確保數(shù)據(jù)傳送時(shí)不出現(xiàn)錯(cuò)位的情況。 圖3、圖4 當(dāng)ＳＤＩ在從模式下接收數(shù)據(jù)時(shí)，如果片內(nèi)ＦＩＦＯ還有足夠的空間，ＶＳ１００１Ｋ會(huì)發(fā)出一個(gè)高電平ＤＲＥＱ數(shù)據(jù)請(qǐng)求信號(hào)，以表示可以接收至少３２個(gè)字節(jié)的ＭＰ３數(shù)據(jù)。 ４ ＶＳ１００１Ｋ的應(yīng)用 圖４是ＶＳ１００１Ｋ通過ＳＤＩ和ＳＣＩ接口與外部微處理器進(jìn)行連接的應(yīng)用電路。從圖中可見，由于ＶＳ１００１Ｋ解碼器在其芯片內(nèi)部已經(jīng)集成了數(shù)模轉(zhuǎn)換器和耳機(jī)音頻驅(qū)動(dòng)電路，因而其外圍電路十分簡(jiǎn)單。實(shí)際上，圖４電路已經(jīng)對(duì)ＶＳ１００１Ｋ與微處理器的接口電路進(jìn)行了優(yōu)化。 關(guān)于讀寫ＳＣＩ的寄存器或向ＳＤＩ傳送ＭＰ３數(shù)據(jù)的軟件編程，對(duì)于不同的外部微處理器，其軟件編程可能會(huì)有所不同。但都不是很復(fù)雜。限于篇幅，本文不再贅述。
關(guān)鍵詞：新型MP3解碼芯片VS1001K及其應(yīng)用VS1001K512KHZ
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處：維庫電子市場(chǎng)網(wǎng)”的所有作品，版權(quán)均屬于維庫電子市場(chǎng)網(wǎng)，轉(zhuǎn)載請(qǐng)必須注明維庫電子市場(chǎng)網(wǎng)，http://www.hbjingang.com，違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性，不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí)，必須保留本網(wǎng)注明的作品出處，并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題，請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
相關(guān)技術(shù)資料
- 工業(yè)5G技術(shù)在智能制造中的應(yīng)用與實(shí)踐解析2025/12/31 10:57:21
- 工業(yè)以太網(wǎng)交換機(jī)選型與現(xiàn)場(chǎng)應(yīng)用技術(shù)指南2025/12/18 10:48:14
- 無線傳輸電路基礎(chǔ)，射頻前端設(shè)計(jì)、天線匹配與鏈路預(yù)算計(jì)算2025/10/27 13:55:50
- ASK 解調(diào)的核心要點(diǎn)與實(shí)現(xiàn)方式2025/9/5 16:46:17
- 雙偶極子天線：結(jié)構(gòu)、特性與應(yīng)用全解析2025/9/3 10:29:21
技術(shù)分類
廣告
熱門技術(shù)資料
最新技術(shù)資料
- 高速PCB信號(hào)完整性（SI）設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)（PLL）中的環(huán)路濾波器：參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容（EMC）設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析
