封裝技術(shù)補充
出處:tyw 發(fā)布于:2007-04-29 10:37:18
衡量一個芯片封裝技術(shù)先進與否的重要指標(biāo)是芯片面積與封裝面積之比,這個比值越接近1越好。
封裝分類:
DIP:(Dual In-line Package) ,雙列直插,DIP操作方便 ,但是封裝比小于1/20;
芯片載體封裝:QFP(Quad Flat Package )四邊引出扁平封裝 ;LCC(Plastic Leaded Chip Carrier)有引線芯片載體封裝;
芯片載體封裝:SOP(Small Outline Package)小尺寸封裝;
QFP的特點是:適合用SMT在PCB上安裝布線;封裝外形尺寸小,寄生參數(shù)減小,適合高頻應(yīng)用;操作方便;可靠性高。
BGA:(Ball Grid Array Package)球柵陣列封裝;BGA成為CPU、南北橋等VLSI芯片的高密度、高性能、多功能及高I/O引腳封裝的選擇;它的厚度比QFP減少1/2以上,重量減輕3/4以上;4.寄生參數(shù)減小,信號傳輸延遲小,使用頻率大大提高;
CSP(Chip Size Package或Chip Scale Package)。1994年由日本三菱電氣研究出來的,封裝比達到1/1.1
MCM(Multi Chip Model)多芯片組件封裝;
將高集成度、高性能、高可靠的CSP芯片(用LSI或IC)和專用集成電路芯片(ASIC)在高密度多層互聯(lián)基板上用SMT組裝成為多種多樣電子組件、子系統(tǒng)或系統(tǒng)。
MCM的特點:1.封裝延遲時間縮小,易于實現(xiàn)組件高速化;2.縮小整機/組件封裝尺寸和重量,一般體積減小1/4,重量減輕1/3;3.可靠性大大提高。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(DFM)核心實操規(guī)范2026/4/8 10:41:07
- PCB測試點設(shè)計與檢測適配核心實操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計與熱管理核心實操規(guī)范2026/4/3 14:38:57
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點
- 連接器結(jié)構(gòu)設(shè)計常見問題分析









