封裝技術(shù)動(dòng)向
出處:iC921 發(fā)布于:2007-04-29 10:37:18
關(guān)于邏輯電路方面用的封裝技術(shù),首先是必須滿足芯片尺寸、焊盤數(shù)、端子數(shù)、功耗等器件所具有的特征,而且還要滿足搭載器件的電子設(shè)備的要求。另外,在低成本和標(biāo)準(zhǔn)化方面的要求也較高。其中一部份,諸如接口的快速器件以及核的頻率快速的器件等,正在積極開發(fā)適于高功耗的封裝技術(shù)。目前,對(duì)于邏輯用的封裝技術(shù)的要求將越來越高。
關(guān)于存儲(chǔ)器用的封裝技術(shù),盡管其器件的集成度上升很快,在不斷進(jìn)行技術(shù)革新的同時(shí),芯片面積不斷擴(kuò)大并經(jīng)反復(fù)縮小,然而其焊盤數(shù)量方面卻變化不太大。僅從存儲(chǔ)器件的工作頻率來看,2000年為400MHz,至2002年就很快上升到500-600MHz,為了適應(yīng)高速度,存儲(chǔ)器用的封裝從目前的引線鍵合迅速地向TAB和倒裝芯片安裝等的引線鍵合方面轉(zhuǎn)移。另外,采用CSP的趨勢(shì)有逐漸擴(kuò)大的傾向。使用單位存儲(chǔ)器的變少,大部分使用組件,由于空間少,必須采用CSP。必須實(shí)現(xiàn)由二維安裝向三維安裝的過渡。在管殼中有必要裝人2枚、3枚、4枚芯片。
作為封裝的趨勢(shì),首先就要進(jìn)行引線框架技術(shù)革新,實(shí)行多管腳化。關(guān)于芯片級(jí)的CSP,有使用引線框架技術(shù)的CSP和使用有機(jī)基板的CSP等。另外,在CSP中也有圓片級(jí)的CSP等。
本文摘自《電子與封裝》
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(jì)(DFM)核心實(shí)操規(guī)范2026/4/8 10:41:07
- PCB測試點(diǎn)設(shè)計(jì)與檢測適配核心實(shí)操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計(jì)與熱管理核心實(shí)操規(guī)范2026/4/3 14:38:57
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









