740)this.width=740" border=undefined>

740)this.width=740" border=undefined>

標(biāo)準(zhǔn)小信號(hào)模型

將Rss視為電流源，輸出電阻無(wú)窮大，平衡狀態(tài)下的小信號(hào)差動(dòng)增益Av=gmRd，單邊輸出增益減半。尾流源讓共模電平對(duì)偏置電流的影響盡可能的小。理想差分放大器共模增益為零，共模抑制比無(wú)窮大。

一、共模輸入變化引起輸出的變化

電路對(duì)稱

Rd1=Rd2=Rd

Vin1=Vin2

gm1=gm2=gm, Vgs1=Vgs2=Vgs

Vin1=Vin2=Vin=Vgs+2gmVgsRss

Vx=Vy=Vout=-gmVgsRd

Avc=Vout/Vin=(-gm)Rd/(1+2gmRss)

僅負(fù)載失配

Rd1¹Rd2

Vin1=Vin2=Vin

Vgs1=Vgs2=Vgs

beta1=beat2=beta

gm=beta*(Vgs-Vth)

gm1=gm2=gm

Vin=Vgs+2gmVgsRss

Vx=-gmVgsRd1

Vy=-gmVgsRd2

Vx-Vy=-gmVgs(Rd1-Rd2)

Avc=(Vx-Vy)/Vin=(-gm)(Rd1-Rd2)/(1+2gmRss)

僅晶體管失配

beta1¹beta2

gm1¹gm2

Vgs1=Vgs2=Vgs

Rd1=Rd2=Rd

Vin1=Vin2=Vin

Vin=Vgs+(gm1+gm2)VgsRss

Vx=-gm1VgsRd

Vy=-gm2VgsRd

Vx-Vy=-VgsRd(gm1-gm2)

Avc=Vx-Vy/Vin=-Rd(gm1-gm2)/[1+(gm1+gm2)Rss]

摘錄自(1)：

1、共模擾動(dòng)頻率的增加與尾流源并聯(lián)的電容會(huì)使電流產(chǎn)生很大的變化(即使尾流源輸出阻抗很大，在高頻時(shí)也會(huì)變得很嚴(yán)重)

2、電路不對(duì)稱既來(lái)自負(fù)載電阻，也來(lái)自輸入晶體管。通常后者產(chǎn)生的失配要大得多。

由i=q/t, q=cv, f=1/t　得到i=cvf，所以尾流部分的寄生電容與輸入頻率會(huì)影響到尾流源，進(jìn)而影響到整個(gè)差動(dòng)電路的性能。

740)this.width=740" border=undefined>

C=Eox * Area / Tox,　很容易看出面積越大電容也越大。 以W/L = 100 / 1　的晶體管為例，畫(huà)成finger =1時(shí)，diff_area_f1=100 * (1.5*2 + 1) = 400, all_area_f1=400 + (0.5*4*2) = 404；當(dāng)finger =2 時(shí)，diff_area_f2 = 50 * (1.5*3+1*2) = 325, all_area_f2=325 + (0.5*6.5*2) = 331.5。每次減小重合部分的面積。設(shè)MOS寬度為W,　重合部分寬度為 ds，channel長(zhǎng)度為g，gate出diff為cap，finger 數(shù)目為n，有(W/n+2*cap)(n*ds+ds+n*g)>=(W+2*cap)(2*ds+g)，得出

當(dāng)n>=W*ds/[2*cap*(g+ds)]時(shí)，finger=n的整體面積大于finger=1的面積。

如果ds=x * cap, g=y *cap　則

n = [W/(2*cap)] *[x / (x+y)]　，finger=n

如果 y=z*x，其中z=g/d，則

n=W/[2*(1+z)*cap]，將(1+z)*cap作為一個(gè)整體k，則

n=(W/2)*(1/k)，k=(1+g/ds)*cap

上式可知k越小，n越大，也就是k越小畫(huà)成多個(gè)finger的形式越合算。更直觀講就是柵寬度過(guò)大于源漏極的寬度，或者柵超出有源區(qū)很大值時(shí)，畫(huà)成finger態(tài)就不太經(jīng)濟(jì)了。以圖例的值計(jì)算結(jié)果n=60，當(dāng)然拆分來(lái)畫(huà)，還是要是電路的性能作為終的依據(jù)。

這里建議取n為偶數(shù)根source端在兩邊，drain端在中間，注意（以圖為例）水平寬度與垂直高度相對(duì)比例。

尾流源器件目的是提供穩(wěn)定的電流，其實(shí)可以是鏡像電流源的一部分，所以畫(huà)法已經(jīng)在上次討論過(guò)了。不過(guò)考慮與另一晶體管相距較遠(yuǎn)，應(yīng)以metal 作為連線。

740)this.width=740" border=undefined>

晶體管失配會(huì)造成很大的影響，為保持晶體管的匹配通常的做法有，中心對(duì)稱和質(zhì)心對(duì)稱（交叉對(duì)稱）法，這些可以運(yùn)用在制程偏差很大的項(xiàng)目中。在先進(jìn)的工藝?yán)?，這方面的所占的比重在逐步下降，甚至可以忽略，在種情況下的匹配就是將晶體管盡量靠近，比如共用。

二、差模輸入變化引起輸出的變化

電路對(duì)稱：

Rd1=Rd2=Rd

Vgs1=Vgs2=Vgs

gm1=gm2=gm

Vx=-Vy

Vx-Vy=2Vx

Vx=-gmVgsRd

Vin1=-Vin2

Vin1-Vin2=2Vin1

Vin1=Vgs+2gmVgsRss

Avd=(Vx-Vy)/(Vin1-Vin2)=Vx/Vin1=(-gm)Rd/(1+2gmRss)

僅負(fù)載失配

Rd1¹Rd2

Vgs1=Vgs2=Vgs

gm1=gm2=gm

Vx=-gmVgsRd1

Vy=gmVgsRd2

Vx-Vy=-gmVgs(Rd1+Rd2)

Vin1=-Vin2

Vin1-Vin2=2Vin1

Vin1=Vgs+2gmVgsRss

Avd=(Vx-Vy)/2Vin=(-gm)[(Rd1+Rd2)/2]/(1+2gmRss)

僅晶體管失配

beta1¹beta2

gm1¹gm2

Vgs1¹Vgs2

Vin1=-Vin2

Vin1-Vin2=2Vin1

Vin1-Vgs1=Vin2-Vgs2

2Vin1=Vgs1-Vgs2

Vin1=Vgs1+(gm1Vgs1+gm2Vgs2)Rss

Vin2=Vgs2+(gm1Vgs1+gm2Vgs2)Rss

Vin1=-Vin2

Vgs2=-Vgs1(1+2gm1Rss)/(1+2gm2Rss)

Vx=-gm1Vgs1Rd

Vy=-gm2Vgs2Rd

Vx-Vy=-Vgs1Rd(gm1+gm2+4gm1gm2Rss)/(1+2gm2Rss)

2Vin1=2Vgs1(1+gm1Rss+gm2Rss)/(1+2gm2Rss)

Avd=(Vx-Vy)/(Vin1-Vin2)=(Vx-Vy)/2Vin1

Avd=(-Rd/2)(gm1+gm2+4gm1gm2Rss)/(1+gm1Rss+gm2Rss)

三、視Rss為電流源時(shí)，

(Vx-Vy)/Vin1du to vin1=(-Rd1)/[(1/gm1)+(1/gm2)]-Rd2/[(1/gm2)+(1/gm1)]

(Vx-Vy)/Vin2du to vin2=(Rd2)/[(1/gm2)+(1/gm1)]-(-Rd1)/[(1/gm1)+(1/gm2)]

Avd=(Vx-Vy)/(Vin1-Vin2)=-(Rd1+Rd2)/[(1/gm1)+(1/gm2)]

如果Rd1=Rd2=Rd，gm1=gm2=gm，則Avd=-gmRd

如果Rd1=Rd2=Rd，gm2=2gm1=gm，則Avd=(-4/3)gmRd

這些資料還沒(méi)有整理完，因?yàn)橥系锰镁拖荣N出來(lái)與大家共同探討。本篇中，著重討論了共模和少部分差模情況，在后續(xù)的內(nèi)容中，會(huì)從相關(guān)問(wèn)題為出發(fā)點(diǎn)來(lái)進(jìn)行整理，比如，增益減小、擺幅下降、輸出頻率下降、相位位移、噪音干擾等，這些都是我們應(yīng)該知道的，問(wèn)題出現(xiàn)了我們要做些什么？

[參考文獻(xiàn)]

1、《模擬CMOS集成電路設(shè)計(jì)》 --- Razavi

2、《CMOS模擬集成電路設(shè)計(jì)》— Allen