半導(dǎo)體加工中，在晶片表面形成光刻膠圖形，然后通過(guò)刻蝕在襯底或者襯底上面的薄膜層中選擇性地除去相關(guān)材料就可以將電路圖形轉(zhuǎn)移到光刻膠下面的材料層上。這一工藝過(guò)程要求非常。但是，各種因素例如不斷縮小的線寬、材料毒性以及不斷變大的晶片尺寸等都會(huì)使實(shí)際過(guò)程困難得多（圖1）。

　Applied Materials公司電介質(zhì)刻蝕部總經(jīng)理Brian Shieh說(shuō)：“前段（FEOL）和后段（BEOL）電介質(zhì)刻蝕的要求各不相同，因此要求反應(yīng)器基本功能具有很大的彈性，對(duì)于不同的要求都能夠表現(xiàn)出很好的性能?！?　

　Dow Chemical公司新技術(shù)部總監(jiān)Michael Mills說(shuō)：“從目前和近期的發(fā)展來(lái)看，電介質(zhì)刻蝕設(shè)備還不會(huì)出現(xiàn)很大問(wèn)題。”

　“目前的研究重點(diǎn)是雙嵌入式工藝、低k材料和高縱寬比接觸孔的刻蝕。"Hitachi High Technologies America公司工藝經(jīng)理Jason Ghormley說(shuō)：“氧化硅刻蝕要求能夠控制各向異性刻蝕過(guò)程，盡量減少側(cè)壁鈍化層，同時(shí)保證整體結(jié)構(gòu)比較完美。這是氧化硅刻蝕的一個(gè)普遍問(wèn)題，因?yàn)槠?u>工藝控制與化學(xué)反應(yīng)相關(guān)。對(duì)于氧化硅刻蝕來(lái)說(shuō)，在反應(yīng)器中使用含硅材料是非常有用的，因?yàn)樗芸刂品雍秃甲杂苫谋壤?，有助于在垂直方向的刻蝕反應(yīng)和控制側(cè)壁鈍化層之間取得平衡。”

　后段和前段面臨的問(wèn)題 　

Shieh認(rèn)為雙嵌入式工藝是很復(fù)雜的應(yīng)用，因?yàn)樗婕暗礁鞣N各樣的材料以及相應(yīng)的整合問(wèn)題，例如光刻膠或BARC對(duì)微通孔（via）的部分或全部填充、多層掩膜版的使用、硬掩膜層或金屬掩膜層的使用等。他說(shuō)：“我們需要的是一整套解決方案，不管用戶的要求是什么，它都能很好地達(dá)到要求。方法之一是使刻蝕具有很寬的工藝窗口，能夠提供經(jīng)過(guò)優(yōu)化的工藝條件和很好的工藝控制能力，滿足下一代材料和技術(shù)的要求。這些新功能可以同時(shí)解決前段（FEOL）和后段（BEOL）面臨的各種問(wèn)題。當(dāng)然，對(duì)于FEOL和BEOL來(lái)說(shuō)，也許還需要做一些很小的調(diào)整，但是其基本功能應(yīng)該是一樣的?！?

　　前段（FEOL）的主要問(wèn)題是刻蝕結(jié)構(gòu)變得越來(lái)越小，縱寬比變得越來(lái)越大，因此重點(diǎn)是如何確保正確的選擇比以及如何控制刻蝕后的結(jié)構(gòu)和頂部/底部CD，“從硬件角度來(lái)看，為了縮短等離子體存活時(shí)間，必須提高氣體流量和降低氣體壓力。此外，控制離子密度和能量分布也是非常重要的?！盨hieh說(shuō)，“從工藝角度來(lái)看，必須合理控制刻蝕粒子混合物中各組分的比例，使等離子體化學(xué)反應(yīng)過(guò)程得到優(yōu)化?！?

　　還有一個(gè)比較普遍而且重要的問(wèn)題是如何減小刻蝕工藝對(duì)低k材料的破壞?，F(xiàn)在，半導(dǎo)體正在向低k工藝發(fā)展。為此，人們設(shè)計(jì)了各種BEOL整合方案，希望能夠盡可能減小有效電容。Shieh說(shuō)：“眾所周知，在電介質(zhì)刻蝕過(guò)程中，低k材料會(huì)受到各種物理或電化學(xué)的傷害。Applied Materials等公司為此進(jìn)行了深入研究，發(fā)現(xiàn)通過(guò)刻蝕設(shè)備各種軟硬件特征結(jié)構(gòu)和功能的設(shè)計(jì)與開發(fā)，可以盡可能提高刻蝕工藝窗口，在超低壓/低能環(huán)境中有效地完成光刻膠的原位去除，地保持低k材料的介電常數(shù)。潔凈工作模式則可以消除氟記憶效應(yīng)。這些新功能可以進(jìn)一步保證k值不變，并且在同一反應(yīng)器中完成多步工藝，縮短工藝周期?！?　

選擇比問(wèn)題 　　

Mills非常清楚選擇比問(wèn)題給電介質(zhì)刻蝕帶來(lái)的困擾。他說(shuō)：“人們普遍認(rèn)為實(shí)際生產(chǎn)過(guò)程必須能夠達(dá)到20:1以上的選擇比?！币簿褪钦f(shuō)，欲刻蝕材料的刻蝕速度必須比圖形定義層材料的刻蝕速度快20倍以上?！耙郧埃ǔＳ霉饪棠z作為圖形定義和阻止刻蝕的材料。當(dāng)欲刻蝕材料為氧化硅或FSG時(shí)，只需使氧化物的刻蝕速度比光刻膠快20倍以上就可以了。這一要求并不太高，因?yàn)楣饪棠z是有機(jī)物，而氧化硅或FSG是無(wú)機(jī)物，性質(zhì)完全不一樣。但是對(duì)于SiLK（低k電介質(zhì)）來(lái)說(shuō)，我們就必須先問(wèn)問(wèn)自己該如何進(jìn)行刻蝕。因此SiLK和光刻膠一樣，都是有機(jī)物。目前所采用的方法是在光刻膠和SiLK之間增加一層無(wú)機(jī)薄膜層，SiLK刻蝕之前先通過(guò)刻蝕反應(yīng)將光刻膠圖形轉(zhuǎn)移到無(wú)機(jī)薄膜層上，然后對(duì)SiLK進(jìn)行刻蝕。經(jīng)過(guò)圖形轉(zhuǎn)移的無(wú)機(jī)薄膜層在SiLK刻蝕過(guò)程中起到與光刻膠類似的作用。SiLK和氧化硅的刻蝕選擇比可以高達(dá)40:1?！?

　問(wèn)題在于有些材料既不是有機(jī)物也不是無(wú)機(jī)物，而是介于兩者之間?！艾F(xiàn)在，你需要一些與有機(jī)/無(wú)機(jī)混合物或類OSG材料相比，刻蝕速度更慢的物質(zhì)。”Mills說(shuō)?！敖鉀Q辦法有三種。種方法是在刻蝕時(shí)采用多層堆疊硬掩膜技術(shù)，硬掩膜可以是有機(jī)、無(wú)機(jī)甚至是金屬層。因?yàn)榻饘俨牧系幕瘜W(xué)性質(zhì)與無(wú)機(jī)材料和有機(jī)材料完全不同，所以可能找到合適的化學(xué)反應(yīng)滿足選擇比的要求。材料主要有三種：有機(jī)、無(wú)機(jī)或金屬。不要采用復(fù)合材料或混合物作為掩膜層?！?

　“第二種方法是在頂部增加一層、兩層甚至是三層硬掩膜層?？涛g不同縱寬比結(jié)構(gòu)（例如溝道、via等）時(shí)，由于各層材料堆疊在一起，因此總有與欲刻蝕材料化學(xué)性質(zhì)完全不同的一層材料暴露在外面?！盪MC，IBM和一些其它公司采用增加薄金屬層例如鈦或鈦化物的方法，否則某些刻蝕工藝將缺乏必要的選擇比。

　第三種方法是NEC為130nm和90nm技術(shù)提出的單嵌入式工藝，他們采用先刻蝕via然后再刻蝕溝道的方法。該技術(shù)可以達(dá)到線寬分布均勻性的要求。但是，從成本角度來(lái)看，這只是一個(gè)折中方案。

　當(dāng)電介質(zhì)由有機(jī)和無(wú)機(jī)材料組成（例如OSG材料）時(shí)，情況變得更加復(fù)雜。盡管碳含量的增加會(huì)降低介電常數(shù)，但是同時(shí)也會(huì)對(duì)電介質(zhì)/光刻膠之間的刻蝕選擇比造成嚴(yán)重的影響。令人感興趣的是，另外一種降低k值的辦法（增加孔洞或空氣）卻能改善刻蝕選擇比?？涛g多孔氧化硅時(shí)，可以采用光刻膠進(jìn)行圖形定義并作為刻蝕掩膜層。氧化硅/光刻膠的刻蝕速度比為20:1，而多孔氧化硅可以使刻蝕速度加快2~3倍，因此多孔氧化硅和光刻膠的選擇比可以高達(dá)40:1或60:1。也就是說(shuō)，只需提高無(wú)機(jī)或有機(jī)材料的多孔程度就可以顯著提高其相對(duì)于掩膜層的刻蝕速度。當(dāng)然，只有當(dāng)材料組成發(fā)生變化、性質(zhì)與光刻膠或掩膜層材料接近時(shí)才會(huì)出現(xiàn)以上問(wèn)題（圖2）。

　另外一個(gè)嚴(yán)重的問(wèn)題是刻蝕對(duì)材料的損傷，有時(shí)這種損傷在SEM下甚至根本就看不見?！皩?duì)于密度較高的氧化硅、FSG來(lái)說(shuō)，刻蝕只是去除了表面上的材料，不會(huì)對(duì)內(nèi)部結(jié)構(gòu)造成損傷?！盡ills說(shuō)?！暗?，當(dāng)你對(duì)具有不同化學(xué)性質(zhì)的結(jié)構(gòu)或材料進(jìn)行刻蝕時(shí)，很難找到合適的化學(xué)反應(yīng)使所有層的刻蝕速度都保持一致。對(duì)于同時(shí)具有有機(jī)和無(wú)機(jī)功能或組成的混合材料來(lái)說(shuō)，能夠找到合適的刻蝕氣體，使刻蝕過(guò)程中對(duì)Si-鍵和C-鍵的攻擊速度與它們?cè)贗LD材料中的濃度成比例。不幸的是，實(shí)際上很難使這兩種反應(yīng)按照相同的速度進(jìn)行。更嚴(yán)重的問(wèn)題是在進(jìn)行下一步濕法清洗或阻障層（barrier）沉積工藝之前，你不知道會(huì)造成多么嚴(yán)重的損傷。因此，當(dāng)發(fā)現(xiàn)清洗或barrier沉積問(wèn)題時(shí)，有時(shí)其原因要追溯到好幾步之前的刻蝕工藝。”

　有時(shí)，你甚至?xí)l(fā)現(xiàn)OSG刻蝕結(jié)構(gòu)非常完美，但是清洗后CD變化50%的情況。對(duì)于barrier沉積工藝來(lái)說(shuō)，刻蝕工藝形成的側(cè)壁表面結(jié)構(gòu)可以帶來(lái)兩種截然不同的效果：也許很幸運(yùn)，也許是一場(chǎng)惡夢(mèng)。如果其表面結(jié)構(gòu)平整連續(xù)，而且沒(méi)有斷痕或倒置的側(cè)壁斜面結(jié)構(gòu)，barrier沉積的工藝窗口就很大。對(duì)于氧化硅或FSG雙嵌入式結(jié)構(gòu)來(lái)說(shuō)，這是非常正常的情況，因?yàn)榭涛g選擇比很高?！拔覀冋谘芯咳绾伪苊鈧?cè)壁表面結(jié)構(gòu)上所謂“veiling”、“bat wings”和微觀溝道等缺陷。barrier沉積和ECD工程師非常害怕這些問(wèn)題?！盡ills說(shuō)，“低密度結(jié)構(gòu)的側(cè)壁表面具有1nm、2nm和4nm等差異（不均勻性），這也會(huì)對(duì)barrier工藝造成挑戰(zhàn)。”

　“沒(méi)有人能同時(shí)解決所有問(wèn)題。我們必須根據(jù)相應(yīng)材料進(jìn)行特別的選擇和處理?！盩egal公司市場(chǎng)部總監(jiān)John Almerico說(shuō)，“我們?cè)阼F電材料的刻蝕方面具有豐富的經(jīng)驗(yàn)，因此　　在高k領(lǐng)域我們具有一定的技術(shù)優(yōu)勢(shì)。鈍化層（passivation）刻蝕是我們的另一專長(zhǎng)，對(duì)這些非關(guān)鍵層電介質(zhì)我們可以采用非常成熟的技術(shù)進(jìn)行刻蝕，因此具有明顯的成本優(yōu)勢(shì)。此外，我們非常關(guān)注將電介質(zhì)材料用作硬掩膜層的發(fā)展趨勢(shì)，這是一個(gè)很新的領(lǐng)域?！?　

　刻蝕工藝的變化與轉(zhuǎn)折

　隨著半導(dǎo)體向193nm光刻的發(fā)展，電介質(zhì)刻蝕也面臨著新的轉(zhuǎn)折。Lam Research公司電介質(zhì)刻蝕產(chǎn)品部副總裁Jeff Mark介紹說(shuō)，這一轉(zhuǎn)折發(fā)生在邏輯器件和存儲(chǔ)器的90nm開發(fā)和130nm大批量生產(chǎn)階段，并促進(jìn)了存儲(chǔ)器生產(chǎn)向110nm技術(shù)的邁進(jìn)。

　前段（FEOL）的挑戰(zhàn)主要在于刻蝕縱寬比的增大，特別是DRAM電容器結(jié)構(gòu)。當(dāng)半導(dǎo)體技術(shù)從110nm轉(zhuǎn)移到90nm時(shí)，很難刻蝕出那么深（>2.5um）的結(jié)構(gòu)，同時(shí)還保持光刻膠的完整性和選擇比，并獲得預(yù)期的刻蝕結(jié)構(gòu)和性能。人們正在尋求各種替代技術(shù)例如犧牲掩膜層技術(shù)（包括多晶硅或多層抗刻蝕掩膜層）以突破這些限制。后段的主要挑戰(zhàn)則在于各種低k材料的應(yīng)用。半導(dǎo)體正在向碳摻雜氧化硅、OSG等材料發(fā)展，其中有些使用了有機(jī)低k材料。

　193nm光刻膠的工藝窗口和使用條件明顯比248nm光刻膠更加苛刻。193nm光刻膠必須很薄?！拔覀?nèi)绾尾拍茏龅礁哌x擇比，刻蝕出又深又小的特征結(jié)構(gòu)，同時(shí)保證孔洞或線條邊緣表面的平整性呢？”Marks問(wèn)道?！澳惚仨毚_保線條或孔洞邊緣沒(méi)有皺紋等缺陷。但是你所使用的光刻膠比以前的更加容易受到損傷，對(duì)離子轟擊也更加敏感?！?　

　Lam對(duì)雙頻率等離子體進(jìn)行了優(yōu)化，從而可以調(diào)整離子能量和盡量減小對(duì)光刻膠的損傷?！拔覀冞€對(duì)反應(yīng)器內(nèi)的氣體反應(yīng)和操作方法進(jìn)行了深入研究，改善了光刻膠的選擇性?！盡arks說(shuō)?！氨M量避免多層光刻膠或多晶硅硬掩膜的使用可以大大節(jié)省成本。我們可以利用很薄的193nm光刻膠刻蝕出很深的結(jié)構(gòu)，在有些情況下甚至可以取消多層硬掩膜的使用?！钡湫偷亩鄬庸饪棠z（MLR）結(jié)構(gòu)由很薄一層193nm光刻膠、OSG或其它電介層以及一層厚光刻膠組成。上層的193nm光刻膠用于定義圖形，然后將圖形轉(zhuǎn)移到下面的氧化硅和厚光刻膠層作為終刻蝕用的掩膜層?！?

　在后段，為了縮短工藝周期和降低成本，原位（in situ）處理的概念正被越來(lái)越多的人所接受。“人們希望能夠在同一反應(yīng)器中對(duì)多層薄膜進(jìn)行處理，并且避免記憶效應(yīng)影響下一層材料的刻蝕?！盡arks說(shuō)。“有些65nm或45nm刻蝕方案非常繁瑣，需要在10個(gè)不同的反應(yīng)器中進(jìn)行10層不同的刻蝕步驟，這不太現(xiàn)實(shí)。我們發(fā)現(xiàn)限制等離子體的空間分布可以盡量減小記憶效應(yīng)，雙頻結(jié)構(gòu)則可以對(duì)聚合物進(jìn)行有效的處理，從而實(shí)現(xiàn)某些薄膜層的原位處理?！?

　刻蝕過(guò)程中，會(huì)在低k材料表面形成一層保護(hù)性阻隔層?！拔覀冃枰Ａ暨@層阻隔層，但是同時(shí)又要盡量降低反應(yīng)器內(nèi)的氟含量?！盡arks說(shuō)?！坝泻脦追N原位處理方法可供選擇：你可以先對(duì)晶片進(jìn)行刻蝕，然后清理反應(yīng)器中殘留的聚合物，進(jìn)行光刻膠的去除。但是，由于晶片仍然在反應(yīng)器中未取出來(lái)，因此清理反應(yīng)器中殘留聚合物的同時(shí)也會(huì)去除晶片上的保護(hù)性阻隔層。另外一種方法是盡可能減少反應(yīng)器內(nèi)部的聚合物沉積量。當(dāng)你用氧等離子體或氫等離子體進(jìn)行光刻膠去除的同時(shí)也就完成了反應(yīng)器中殘留聚合物的清理，使保護(hù)性阻隔層可以保持較長(zhǎng)時(shí)間，盡可能減小對(duì)刻蝕材料的損傷程度。”

　保持生產(chǎn)過(guò)程中的CD控制也開始成為問(wèn)題。過(guò)去，CD控制曾經(jīng)是柵極刻蝕的一個(gè)難題，現(xiàn)在電介質(zhì)刻蝕也開始出現(xiàn)同樣的問(wèn)題?！拔覀儽仨氉屑?xì)監(jiān)控后段雙嵌入式結(jié)構(gòu)的CD控制和前段柵極的CD控制。許多器件制造商仍然使用電介質(zhì)刻蝕設(shè)備進(jìn)行柵極硬掩膜層的刻蝕，此時(shí)CD控制應(yīng)該更加嚴(yán)格。只要看一下接觸孔的密度有多高，你就知道CD控制應(yīng)該有多嚴(yán)格，否則一定會(huì)出現(xiàn)問(wèn)題。

　到90nm和65nm工藝時(shí)，CD變動(dòng)范圍要求必須控制在幾個(gè)納米之內(nèi)?！熬瑑?nèi)部、晶片之間和不同反應(yīng)器之間的CD重復(fù)性必須小于5nm。”Marks說(shuō)?！氨３諧D的高度可重現(xiàn)性是非常必要的。為了做到這一點(diǎn)，的辦法是我們可以靈活控制工藝條件，實(shí)現(xiàn)對(duì)晶片范圍內(nèi)CD的實(shí)時(shí)調(diào)整。有時(shí)，光刻結(jié)果并不是很好，這就要求我們能夠在刻蝕工藝過(guò)程中對(duì)CD變動(dòng)進(jìn)行相應(yīng)的補(bǔ)償?！?　

Tokyo Electron Ltd.公司BEOL產(chǎn)品市場(chǎng)部經(jīng)理Eric Lee說(shuō)：“刻蝕是一步工藝。當(dāng)光刻結(jié)果不符合規(guī)格時(shí)，下面的刻蝕工藝必須能夠提供解決方案，使終的刻蝕結(jié)果能夠達(dá)到設(shè)計(jì)的預(yù)想結(jié)果。要做到這一點(diǎn)必須要有扎實(shí)深入的R&D，特別是采用浸入式光刻系統(tǒng)時(shí)?！盠ee認(rèn)為高密度等離子體對(duì)后段刻蝕相當(dāng)有害。目前，幾乎所有制造商采用的都是中密度等離子體刻蝕設(shè)備。他說(shuō)：“幾乎每個(gè)人都在嘗試采用至少兩個(gè)以上的電源控制和低電子溫度化學(xué)反應(yīng)，降低等離子體造成的損傷?！保▓D3）

測(cè)量方面的難題 　

Philips AMS公司技術(shù)官M(fèi)ichael Gostein認(rèn)為刻蝕測(cè)量方面的難題主要是由于線寬不斷縮小和縱寬比不斷加大引起的?！叭藗兿Ｍ軌蚩刂茩M截面結(jié)構(gòu)等參數(shù)，但是采用現(xiàn)有技術(shù)時(shí)，即使是線寬和深度等基本參數(shù)都很難得到準(zhǔn)確的數(shù)值。隨著工藝的進(jìn)步和要求的提高，CD-SEM、光學(xué)測(cè)量設(shè)備和AFM都面臨著困難和問(wèn)題。我們對(duì)高縱寬比（>10:1）、窄線寬結(jié)構(gòu)的深度測(cè)量非常感興趣。半導(dǎo)體業(yè)非常注意和重視深度測(cè)量的替代技術(shù)（可能是聲波技術(shù)）?！?　

　Therma-Wave公司CTO Jon Opsal認(rèn)為Footing和Undercut（底切）是電介質(zhì)刻蝕過(guò)程中的兩大主要問(wèn)題?！?u>工藝工程師很想知道‘刻蝕是不是夠充分？’或者‘是否侵蝕了不希望被刻蝕的部分？’。底切問(wèn)題是許多工程師都會(huì)遇到的主要問(wèn)題之一，他們希望能夠?qū)Φ浊谐潭冗M(jìn)行有效的測(cè)量?！?　

　刻蝕后結(jié)構(gòu)測(cè)量的難點(diǎn)不只是厚度測(cè)量，還包括形狀、線寬以及側(cè)壁角度?！拔覀兊碾y題在于測(cè)量規(guī)格的要求變得越來(lái)越大和嚴(yán)格?！監(jiān)psal說(shuō)?！袄?，90nm工藝時(shí)我們面對(duì)的尺寸實(shí)際上只有60~70nm。65nm工藝則為40nm，32nm工藝的尺寸更小，而到了20nm，需要達(dá)到的測(cè)量只有零點(diǎn)幾個(gè)納米?！?