ADF 提供了完整且容易使用的 SoC 深亞微米設(shè)計(jì)環(huán)境，以及與客戶合作中使用的 CMOS18 與 CMOS12 工具組，而且還擁有技術(shù)與客戶工程團(tuán)隊(duì) (TCEG) 的支持。它能夠使用業(yè)界的外部與特有 EDA 工具組合來進(jìn)行 SoC 開發(fā)，完美集成器件庫、存儲器、IP 與工具組以有效率地實(shí)現(xiàn)復(fù)雜的設(shè)計(jì)。在支持多重仿真的確認(rèn) (sign-off) 環(huán)境之外，標(biāo)準(zhǔn)延遲格式 (SDF, Standard Delay Format) 文檔可以確保在不同 EDA 工具間的時(shí)序能夠準(zhǔn)確，以達(dá)成全速 (at-speed) 仿真與靜態(tài)時(shí)鐘分析，同時(shí)在每個(gè)步驟提供 Scripts、使用者指南與應(yīng)用筆記等。

ASIC 設(shè)計(jì)流程 (ADF) 產(chǎn)品

飛利浦擁有業(yè)界的 ASIC 設(shè)計(jì)流程工具，涵蓋 IP 方塊處理與 HDLi 輸出到完整測試，以及我們的電腦輔助測試 (CAT) 系統(tǒng)測試環(huán)境的所有合成。

高端描述語言集成器 (HDLi)
HDLi 可以協(xié)助 IP 重用并確保符合我們的設(shè)計(jì)環(huán)境，幫助使用者查看飛利浦 Sea-of-IP 的文件并輕易的選擇所需的方塊，它以不包含于 ADF 的獨(dú)立形式提供。

邏輯設(shè)計(jì)集成器 (LDI)
LDI 主要面向 ASIC netlist 產(chǎn)生的合成、仿真與功率分析，LDI 提供了可以符合大部份常用 EDA 工具的接口。

先進(jìn)測試集成器 (ATI)
將模塊化測試程序自動化成為可以自行增加，我們 CAT 系統(tǒng)中的 ATI 可以將由仿真與設(shè)計(jì)流程測試工具產(chǎn)生的測試模型加以驗(yàn)證，以符合飛利浦的生產(chǎn)準(zhǔn)則。

實(shí)體設(shè)計(jì)集成器 (PDI)
PDI 提供了布局的穩(wěn)定發(fā)展與執(zhí)行布局后檢查，并且完成置放與繞線 (Place & Route)、時(shí)序樹合成，時(shí)序閉合、信令完整性分析與實(shí)體驗(yàn)證等可供 GDS-II 的 netlist。

封裝集成器 (PI)
擁有功能強(qiáng)大的用戶界面 (GUI)，我們先進(jìn)的 PI 可以讓使用者在終進(jìn)行芯片組合之前載入芯片的信息并選擇封裝，同時(shí)產(chǎn)生、編輯并檢查打線圖的可行性。

電腦輔助測試 (CAT) 系統(tǒng)

飛利浦的 CAT 系統(tǒng)是一個(gè)完整可測試的測試合成環(huán)境，集成了可自動測試可測性問題的工具、加入邏輯并產(chǎn)生測試模型。支持了宏測試 (macro test) 方法，每個(gè)宏 (macro) 特定的錯(cuò)誤模型與測試產(chǎn)生包含了掃瞄、存儲器、功能與邊界掃瞄測試，通過將測試分割成數(shù)個(gè)連續(xù)的工作，CAT 系統(tǒng)能夠讓設(shè)計(jì)團(tuán)隊(duì)共同合作大型專案，同時(shí)維持整個(gè)測試流程的完整概況。