利用時(shí)鐘再生技術(shù)進(jìn)行的極端信號(hào)調(diào)整

賽普拉斯半導(dǎo)體公司 David Green

在時(shí)鐘冗余系統(tǒng)中，F(xiàn)ailSafe的作用是在基準(zhǔn)時(shí)鐘脈沖源消失的情況下簡(jiǎn)化開關(guān)操作并維持時(shí)鐘的存在。試驗(yàn)室分析表明FailSafe架構(gòu)能夠在原有應(yīng)用范圍的基礎(chǔ)上自然地?cái)U(kuò)展到用于對(duì)付嚴(yán)重的時(shí)鐘修整問題。保持同步自然是必需的，而FailSafe也能夠做到這一點(diǎn)。

抖動(dòng)有多重含義，而對(duì)時(shí)鐘抖動(dòng)的要求與系統(tǒng)規(guī)范具有很大的相關(guān)性。為完成這項(xiàng)工作，需要關(guān)注三個(gè)主要的測(cè)量條件，包括周期至周期抖動(dòng)（有時(shí)稱為周期抖動(dòng)）以及1 s和10 s時(shí)間間隔內(nèi)的累積抖動(dòng)。抖動(dòng)信息的統(tǒng)計(jì)累積隨后以“隨機(jī)抖動(dòng)”（RJ）和“確定抖動(dòng)”（DJ）給出，通常用直方圖來表示。

隨機(jī)抖動(dòng)和確定抖動(dòng)

雖然系統(tǒng)中的自然高斯噪聲發(fā)生元件始終會(huì)引發(fā)抖動(dòng)，但如果存在DJ，則清楚地表明一個(gè)調(diào)制信號(hào)源正在向定時(shí)系統(tǒng)注入能量。從直方圖的角度來看，DJ充斥于中間部分，擴(kuò)展了直方圖左側(cè)和右側(cè)的自然高斯響應(yīng)。圖1表示出了該原理。由于數(shù)字系統(tǒng)是有限系統(tǒng)（就是說不應(yīng)存在調(diào)幅信息--而是在“恰好”正確的時(shí)刻獲得一個(gè)“0”或“1”），因此邊緣布局信息的收集和分析過程恰好是抖動(dòng)分析的切入點(diǎn)。因?yàn)橹狈綀D是邊緣的統(tǒng)計(jì)集合，所以良好的測(cè)量需要大量的采樣信息組合來獲得必要的 6 統(tǒng)計(jì)數(shù)據(jù)抽取，由此可實(shí)現(xiàn)的測(cè)量。

噪聲條件下的時(shí)鐘信號(hào)修整

系統(tǒng)中噪聲能量的影響會(huì)侵入時(shí)鐘脈沖源。時(shí)鐘脈沖源遭受傳導(dǎo)噪聲或輻射噪聲影響的可能性大致相同。雖然大多數(shù)工程師在工作實(shí)踐中均采用容性旁路技術(shù)來對(duì)付傳導(dǎo)噪聲，但輻射噪聲卻往往更加難以定位和矯正，串?dāng)_即屬此類，這是因?yàn)殡姎饪紫锻ǔ３蔀闀r(shí)鐘脈沖源至吸收輻射能量的軌跡。其他一些常常被忽略的因素是由磁感應(yīng)所耦合的能量。捕獲到一個(gè)與電源開關(guān)速率保持同步的時(shí)鐘調(diào)制頻率的情況并不鮮見。

減少時(shí)鐘走線孔隙有利于吸收輻射能量。根據(jù)互易定律，能夠容易吸收輻射能量的時(shí)鐘線同樣也會(huì)容易地輻射能量，這將在進(jìn)行EMI輻射測(cè)試時(shí)產(chǎn)生不良影響。隨著近期ZDB（即零延遲緩沖器）的普及，定時(shí)分配正在變得局部化。除了時(shí)鐘緩沖機(jī)制外，ZDB還能夠利用PLL技術(shù)來提供零延遲甚至負(fù)延遲，以克服時(shí)鐘傳播。雖然能夠進(jìn)行一些抖動(dòng)衰減，但ZDB器件并不提供使一個(gè)器件能夠完成很大抖動(dòng)衰減所需的編程參數(shù)。

利用模擬技術(shù)來進(jìn)行信號(hào)修整

由于抖動(dòng)對(duì)載頻或以單位間隔（UI）運(yùn)行的純時(shí)鐘基頻進(jìn)行調(diào)制，因此從理論上說，布設(shè)一個(gè)頻帶極窄的帶通濾波器有助于衰減調(diào)制分量。由于尖銳響應(yīng)具有高Q值，所以必須將帶通濾波器置于載波的中心，以確?；l不衰減。否則，載頻隨著時(shí)間的長(zhǎng)期推移而發(fā)生的自然漂移將導(dǎo)致顯著衰減。理想的情況是，濾波器應(yīng)跟蹤載波的變化。在所舉的簡(jiǎn)單示例中，需要進(jìn)行時(shí)鐘信號(hào)的再整形，以重新生成一個(gè)方波信號(hào)，原因是帶通濾波器有可能除去諧波分量。雖然以這種方式來減輕抖動(dòng)是合理的，但是要想以較低的成本和較小的占用空間來實(shí)現(xiàn)具有所需Q值的有效解決方案則很困難。

采用PLL來減輕抖動(dòng)的技術(shù)

由于PLL在時(shí)鐘發(fā)生和分配中所起的作用持續(xù)增長(zhǎng)，因此將PLL轉(zhuǎn)移函數(shù)用作減輕抖動(dòng)的方法值得考慮。這種采用PLL來減輕抖動(dòng)的處理過程要求對(duì)其實(shí)現(xiàn)方法（假定有一個(gè)可提供滿足設(shè)計(jì)目標(biāo)的足夠編程選項(xiàng)的器件）有一個(gè)全面深入的了解。

PLL具有可為上述采用帶通濾波器來減輕抖動(dòng)的方法提供跟蹤功能的優(yōu)點(diǎn)。環(huán)路內(nèi)部的增益和環(huán)路帶寬組合通過改變響應(yīng)來改變轉(zhuǎn)移函數(shù)。在處理高集成度的低成本PLL解決方案時(shí)，通常會(huì)犧牲編程方面的靈活性，包括更改集成化的環(huán)路濾波器。圖3描繪了一種理想的PLL編程方案，在該方案中，電荷泵、環(huán)路濾波器和VCO增益均可在一個(gè)擴(kuò)展范圍內(nèi)進(jìn)行修改。但是，如果沒有仔細(xì)的分析以及準(zhǔn)確的實(shí)驗(yàn)室結(jié)果，則PLL實(shí)際上有可能造成系統(tǒng)的噪聲增加，這使得采用PLL的做法變得毫無意義。

所需要的器件等效于一個(gè)頻帶非常窄的跟蹤濾波器，該濾波器接收一個(gè)具有RJ和DJ的輸入，且終輸出只產(chǎn)生盡可能低的本征RJ。雖然RJ始終存在，但經(jīng)證明減輕RJ同樣值得考慮。FailSafe還根據(jù)高抖動(dòng)衰減提出了大時(shí)鐘倍頻比的概念，而這在采用標(biāo)準(zhǔn)PLL器件時(shí)是非常難實(shí)現(xiàn)的。

BAJA架構(gòu)概述

BAJA包括兩個(gè)通過前饋和反饋通路進(jìn)行通信的獨(dú)立本征功能電路。項(xiàng)主要功能是對(duì)只能被緩沖（或以各種方式校正至可用電容器所允許的偏移量）的時(shí)鐘發(fā)生提供支持--即VCXO作用。校正需要一個(gè)基準(zhǔn)輸入以及來自BAJA輸出的反饋信號(hào)。然而，在沒有基準(zhǔn)輸入的情況下操作將繼續(xù)進(jìn)行（這就是初采用FailSafe架構(gòu)的主要原因之一）。采用時(shí)鐘發(fā)生這一稱謂是準(zhǔn)確的，因?yàn)樗⒉簧婕昂铣?；一個(gè)晶體用于生成用來滿足同步要求的基準(zhǔn)頻率，該功能被稱為DCXO，起著數(shù)字受控晶體振蕩器的作用。該架構(gòu)采用內(nèi)部晶體容性陣列設(shè)計(jì)，因此晶體的推挽操作原理與模-數(shù)轉(zhuǎn)換器相似。由于高頻顫動(dòng)具有提高編解碼器信噪比（SNR）的作用，所以存在于基準(zhǔn)輸入上的噪聲也會(huì)使DCXO響應(yīng)產(chǎn)生高頻顫動(dòng)。

DCXO的作用是產(chǎn)生一個(gè)相位噪聲非常低的振蕩器（高Q值），該振蕩器能夠通過反饋來在一個(gè)有限的頻偏范圍內(nèi)對(duì)輸入進(jìn)行跟蹤。應(yīng)當(dāng)了解的是基準(zhǔn)時(shí)鐘與晶體頻率之間可以不必有任何共同之處。這就為基準(zhǔn)頻率降低至8kHz（以控制BAJA）并在具有極低抖動(dòng)的器件中生成一個(gè)頻率達(dá)數(shù)百赫茲的輸出創(chuàng)造了條件。這種做法與能夠進(jìn)行倍頻（但抖動(dòng)往往會(huì)因PLL環(huán)路更新速率較低而有所增加）的傳統(tǒng)PLL設(shè)計(jì)存在著很大的差異。在BAJA架構(gòu)中，倍頻比可以達(dá)到幾個(gè)數(shù)量級(jí)，而不會(huì)使抖動(dòng)響應(yīng)發(fā)生劣化。

在DCXO輸出之后是采用傳統(tǒng)PLL技術(shù)的時(shí)鐘合成及倍頻?，F(xiàn)在提供給PLL的是一個(gè)抖動(dòng)較低、與原始基準(zhǔn)無關(guān)而與跟蹤DXCO密切相關(guān)的高基準(zhǔn)頻率。高PLL基準(zhǔn)頻率會(huì)轉(zhuǎn)化為用于前饋和反饋除法器的高校正速率。BAJA的編程涉及到頻率比的選擇。圖4示出了BAJA架構(gòu)。輸入定時(shí)脈沖源基準(zhǔn)信號(hào)通過M分頻器之后可與通過N除法器的器件輸出進(jìn)行比較。產(chǎn)生于M和N除法器之間差異的校正信息指示DCXO改變晶體頻率。通過一個(gè)內(nèi)部PLL所進(jìn)行的倍頻操作的作用是提供一個(gè)可編程輸出頻率和一個(gè)直接取自晶體信號(hào)源的基準(zhǔn)。后置分頻和通過N除法器所進(jìn)行的反饋的目的在于使器件與基準(zhǔn)輸入相同步。

實(shí)現(xiàn)良好抖動(dòng)衰減的BAJA調(diào)整

雖然尚有大量的實(shí)驗(yàn)室分析工作有待完成，但早期的經(jīng)驗(yàn)數(shù)據(jù)表明輸出DJ在存在輸入DJ的情況下會(huì)發(fā)生顯著的衰減。為獲得響應(yīng)而對(duì)BAJA所進(jìn)行的編程將需要做一些實(shí)驗(yàn)，這是由于每個(gè)系統(tǒng)都會(huì)因其配置的不同而呈現(xiàn)出一組（或多組）獨(dú)特的噪聲分布。一般而言，的做法是維持PLL部分中的高校正速率。即，通過保持盡可能小的P和Q除數(shù)值來使PLL以盡可能高的速率運(yùn)行，并讓后置分頻器提供正確的輸出頻率。M和N的設(shè)置在滿足能夠限度地減少輸入DJ分量的DCXO采樣頻率的條件下進(jìn)行。由于至BAJA輸入的PLL輸出是相關(guān)的（如果需要實(shí)現(xiàn)同步的話），所以之后需要對(duì)設(shè)置比進(jìn)行增減以達(dá)到上述目的。 其他一些具有次要影響、但迄今為止幾乎未引起人們關(guān)注的因素存在于晶體部分。與窄帶濾波器非常相似，晶體的Q值開始成為生成一個(gè)無噪聲的基準(zhǔn)時(shí)鐘脈沖源、并在DCXO高頻顫動(dòng)時(shí)設(shè)定頻率變換速率的方法。就目前已經(jīng)完成的有限工作臺(tái)試驗(yàn)而言，采用Q值略高于100K的晶體。做出這種選擇純粹是基于這樣的考慮：即當(dāng)與該器件一道工作時(shí)，的晶體Q值可能并不是的目標(biāo)。對(duì)BAJA轉(zhuǎn)移函數(shù)進(jìn)行整形可能需要關(guān)注一些Q值較低的器件（比如陶瓷諧振器）以提供一種不同的響應(yīng)分布。這種概念會(huì)被用于降低EMI的擴(kuò)頻系統(tǒng)所接受，在這種系統(tǒng)中，允許BAJA對(duì)響應(yīng)曲線進(jìn)行整形，以便讓特定的DJ信息通過。

BAJA架構(gòu)還支持一項(xiàng)額外功能，該功能允許在器件中設(shè)置16種不同的抖動(dòng)衰減模式。模式的選擇是通過外部引腳配置來完成的。對(duì)于動(dòng)態(tài)可重構(gòu)系統(tǒng)來說，這種方法證明很有用。當(dāng)在系統(tǒng)上進(jìn)行電路板的插拔操作時(shí)，噪聲分布會(huì)發(fā)生改變。BAJA的作用是為現(xiàn)有的特定電路板配置提供優(yōu)化的抖動(dòng)衰減，可對(duì)一個(gè)FailSafe輸出（系統(tǒng)鎖定）進(jìn)行邏輯監(jiān)控，以確保獲得完全的器件同步。

實(shí)驗(yàn)設(shè)計(jì)

為困難的工作之一是如何定義一組能夠滿足某些常見系統(tǒng)表示法的噪聲條件。選擇了兩種受控噪聲注入分布，該過程包括增加平均高斯白噪聲，以及通過對(duì)一個(gè)方波進(jìn)行微分處理以抽取邊緣速率信息的方法來進(jìn)行脈沖調(diào)制。后者的目的是在信號(hào)上生成一個(gè)DJ分量。載波音輸入由一個(gè)噪聲層特性遠(yuǎn)遠(yuǎn)低于噪聲調(diào)制分布的無干擾型音頻發(fā)生器提供。該載頻的漂移也非常低，于是長(zhǎng)期抖動(dòng)特性保持穩(wěn)定。載頻和調(diào)制信號(hào)源輸入均被饋入調(diào)制器，而調(diào)制器的輸出則被傳遞至BAJA器件的基準(zhǔn)輸入。

由于噪聲測(cè)量從很大程度上來說是一種統(tǒng)計(jì)特性測(cè)量，因此實(shí)驗(yàn)設(shè)計(jì)要求采用歸一化常數(shù)來獲得一個(gè)基準(zhǔn)點(diǎn)。在這種場(chǎng)合，調(diào)制指數(shù)將被增加，直到一個(gè)1ns峰-峰測(cè)量結(jié)果能夠在10 s的時(shí)間窗口間隔上保持一致為止，見圖5。

個(gè)試驗(yàn)是采用一個(gè)具有良好工作性能的白高斯噪聲信號(hào)源來對(duì)一個(gè)音調(diào)進(jìn)行調(diào)制。對(duì)于脈沖系統(tǒng)，必須規(guī)定重復(fù)頻率和占空比的選擇依據(jù)。對(duì)于脈沖頻率，研究了100kHz和33kHz兩種設(shè)計(jì)依據(jù)，其中，100kHz用于模擬一個(gè)開關(guān)模式電源，而33kHz則用于受EMI影響的系統(tǒng)和擴(kuò)頻定時(shí)解決方案中的典型調(diào)制頻率。當(dāng)占空比被選為50%時(shí)，脈沖頻率即被選定為33kHz。調(diào)制信號(hào)源的頻率被增加，直至觀測(cè)到一個(gè)1ns的峰-峰輸出調(diào)制幅度為止。

試驗(yàn)結(jié)果

表1羅列了針對(duì)BAJA配置的編程參數(shù)設(shè)置。由于BAJA是可編程的，故可以選用多種系統(tǒng)專用頻率。本次試驗(yàn)的目的在于將一個(gè)分別滿足2.048MHz和155.52MHz的輸入和輸出標(biāo)準(zhǔn)的晶體用作通用通信頻率，并未嘗試針對(duì)輸入DJ來優(yōu)化校正速率。

表2至表4 匯總了實(shí)驗(yàn)室數(shù)據(jù)結(jié)果。針對(duì)AWGN輸入條件進(jìn)行了三項(xiàng)測(cè)量，并采用脈沖注入對(duì)DJ進(jìn)行了相同項(xiàng)目的測(cè)量。每組測(cè)量均包括周期至周期以及1 s和10 s間隔這三個(gè)項(xiàng)目。對(duì)各個(gè)BAJA輸入至輸出做了比較。表4包括了本征測(cè)量，以便于對(duì)實(shí)驗(yàn)室設(shè)置的噪聲層有一個(gè)更好的認(rèn)識(shí)。雖然本征噪聲層看上去并不令人滿意，今后還需在某些方面加以改進(jìn)，但毋庸置疑的是，BAJA在“未調(diào)制”條件下將繼續(xù)展現(xiàn)優(yōu)良的工作性能。

從這些的表格可見，在抖動(dòng)注入為42ps（RMS）的情況下實(shí)現(xiàn)了8.4ps（RMS）的BAJA噪聲層。在標(biāo)準(zhǔn)的實(shí)驗(yàn)室試驗(yàn)條件下，周期至周期抖動(dòng)至少降低了4倍，而且長(zhǎng)期測(cè)量結(jié)果顯示：時(shí)間間隔為1 s時(shí)抖動(dòng)至少衰減4倍，而在時(shí)間間隔為10 s的極端條件下的抖動(dòng)衰減倍數(shù)為2（不包括表4）。

表中還列出了相同設(shè)置條件下的峰-峰累積抖動(dòng)和DJ。令人驚訝的是，BAJA的運(yùn)用使得DJ顯著下降，達(dá)到了儀表的分辨率水平，事實(shí)是：當(dāng)下您的系統(tǒng)中充斥了DJ時(shí)，不管在什么情況下，BAJA都會(huì)提供一個(gè)值得認(rèn)真研究的衰減DJ響應(yīng)。

總結(jié)

對(duì)于需要考慮DJ的系統(tǒng)，BAJA可以提供幫助。雖然從本質(zhì)上說噪聲是任何系統(tǒng)的一部分，但是，如果大幅度地減少重新設(shè)計(jì)的工作量，則噪聲衰減機(jī)制或許就是至關(guān)重要的一環(huán)。就DCXO校正速率在優(yōu)化抖動(dòng)衰減以及晶體Q值的選擇依據(jù)方面所起的作用而言，BAJA還有許多工作要做。然而，根據(jù)的實(shí)驗(yàn)室信息以及所提供的一致性數(shù)值，當(dāng)下時(shí)鐘脈沖源上需要進(jìn)行嚴(yán)格的信號(hào)修整時(shí)，BAJA或許就是能夠滿足要求的解決方案。