MC145201在頻率合成器中的應(yīng)用
出處:twz8858877 發(fā)布于:2007-04-29 09:40:13
MC145201在頻率合成器中的應(yīng)用
哈爾濱工業(yè)大學(xué)通信研究所 趙洪林 朱明遠
引言
MC145201是摩托羅拉公司生產(chǎn)的串行碼編程的鎖相環(huán)頻率合成器,輸出頻率達到2GHz,內(nèi)含完全可編程的 R, N和 A計數(shù)器。該芯片可外接晶振,也可以直接輸入?yún)⒖碱l率。針對不同的應(yīng)用場合,MC145201具有雙列直插式、SOG和TSSOP外形的貼片封裝。在實際電路應(yīng)用中,所需外圍電路元器件較少,在小面積的電路板上面即可搭配完成一個鎖相環(huán)頻率合成器。
MC145201的結(jié)構(gòu)
圖1為MC145201的內(nèi)部功能框圖。
REFin(20腳)和REFout(1腳),此二腳與外部晶體振蕩器連接,可形成參考頻率,也可以直接連接外部參考頻率,但是連接方法稍有不同。
連接晶振的時候,兩個引腳還要接不大于30pF的電容,晶振范圍2---15MHz。
連接外部參考頻率的時候,不再需要外接電容。但是當(dāng)參考信號電壓范圍不同時,參考頻率的范圍亦不同。
當(dāng)Vin≥400mVp-p 時,參考頻率的范圍是12MHz----27MHz。
當(dāng)Vin≥1Vp-p 時,參考頻率的范圍是4.5MHz-----27MHz。
LD(2腳)鎖定檢測輸出腳,當(dāng)鎖相環(huán)路鎖定時( r和 v同頻同相的時候),該引腳輸出高電平并有窄的脈沖;當(dāng)環(huán)路失鎖時,輸出的脈沖為低電平(如圖2所示),該引腳可用可不用,剛開始加電,片內(nèi)初始化給引腳低電平,防止電路錯鎖,不用時懸空。
R(3腳) 和 V(4腳)是片內(nèi)鑒相器的兩路輸出,當(dāng) R和 V同頻同相時,各自輸出高電平,并帶有窄脈沖(如圖2 (C7為低電平)所示,當(dāng)C7位高電平,R和V圖形互換)
VPD(5腳),VDD(14腳),VCC(12腳)為電源接入端,均不能超過5.5V,通常選取5V作為供電電源,一般VDD和VCC還要接一個1 F的電容到地。
PDOUT(6腳)鑒相器單端輸出腳,外接低通濾波器即可形成環(huán)路。該引腳可用可不用,也可翻轉(zhuǎn)(通過C寄存器的C7送高低位改變)。
GND(7腳) 接地端。
RX(8腳)腳接一電阻(和C寄存器的送數(shù)有關(guān)),該電阻的大小決定了PDOUT腳的輸出電流。當(dāng)C2和C3全為高的時候, PDOUT腳的輸出電流。要想在5 V供電下到達輸出電流2mA, RX接一個18K的電阻。當(dāng)用 R和 V作為輸出,外接環(huán)路波器時,RX可以不用。
TEST1(9腳)和TEST2(13腳)決定了MC145201內(nèi)置分頻器的分頻比,當(dāng)TEST1為高時,內(nèi)置分頻比為64,當(dāng)TEST1為低的時,內(nèi)置分頻比為65。
fin(10腳) fin(11腳),其中 fin為外部環(huán)路濾波器送入MC145201引腳,通常用一個0.01F的電容連接, fin通常用1個1000pF的電容接地。
Din(19腳)、CLK(18腳)、ENB(17腳),此三個引腳為外部數(shù)據(jù)送入端。Din為串行數(shù)據(jù)輸入端,在時鐘由低到高轉(zhuǎn)換后,比特數(shù)據(jù)流開始裝載進入芯片的寄存器。其傳送格式是這樣規(guī)定的,即1個字節(jié)送C寄存器,2個字節(jié)送R寄存器,3個字節(jié)送 A寄存器,送數(shù)時高位在前,低位在后;ENB為低電平使能端,該引腳接高電平的時候,數(shù)據(jù)不能被讀入,只有當(dāng)該引腳由高轉(zhuǎn)為低時才能讀入數(shù)據(jù);CLK為時鐘輸入腳,當(dāng)時鐘從低電平轉(zhuǎn)為高電平的時候,數(shù)據(jù)從Din腳輸入寄存器,而從高電平轉(zhuǎn)為低電平的時候,數(shù)據(jù)從寄存器讀出,送入內(nèi)部計數(shù)器。當(dāng)CLK為8個時鐘周期時,訪問C寄存器;CLK為16個時鐘周期時,訪問R寄存器;CLK為24個時鐘周期時,訪問A 寄存器。
同時為了保證R計數(shù)器和A計數(shù)器以及N計數(shù)器同時工作,MC145201設(shè)計了特殊的雙緩存的R寄存器。原理如下:當(dāng)16比特數(shù)據(jù)來的時候,首先被R寄存器的個緩存器寫入,當(dāng)A寄存器開始工作時,R寄存器的第2個緩存器讀入個緩存器的低13位(也就是R計數(shù)器所需的),這樣就保證了R、A和N計數(shù)器的同時工作。
OUTPUTA(16腳)和OUTPUTB(15腳)其中,OUTPUTA可以用作 R, V,Data Out 或者擴展引腳。
當(dāng)A23=A22=1時,OUTPUTA作為 R;
當(dāng)A23=1,A22=0時,OUTPUTA作為 V;
當(dāng)A23=0,A22=1時,OUTPUTA作為 Data Out ;
當(dāng)A23=A22=0時,OUTPUTA作為擴展引腳。
而OUTPUTB一般都是用來作為外圍電路的擴展引腳來用的,他是由C0控制的,C0為低,該引腳即低,C0為高,該引腳為高,呈現(xiàn)高阻狀態(tài)。
MC145201的實際應(yīng)用
筆者在設(shè)計30MHz---88MHz,每25K一個跳變頻點,300跳/秒的頻率合成器的時候用到了MC145201。同時用 DDS(AD9851)驅(qū)動MC145201,能產(chǎn)生頻譜較純凈的頻率源。
在圖3中,AD9851的輸出范圍為10MHz----24.2424MHz,R計數(shù)器的分頻比為100,N和A的分頻比均為5,內(nèi)置分頻器的分頻比為65,選用MC145201的 R和 V腳送入后面的有源比例積分濾波器,經(jīng)過壓控振蕩器送回MC145201,電路圖如圖3所示。
經(jīng)過對上述電路的調(diào)試,通過改變環(huán)路濾波器的參數(shù),能很好的抑制輸出電壓中的載頻分量和高頻噪聲,減少了寄生輸出,得到了性能較佳的一款頻率合成器。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 物聯(lián)網(wǎng)邊緣計算網(wǎng)關(guān)技術(shù)特性與部署運維指南2026/1/6 10:44:20
- 物聯(lián)網(wǎng)云平臺技術(shù)架構(gòu)與選型運維指南2025/12/30 10:05:07
- 工業(yè)級物聯(lián)網(wǎng)網(wǎng)關(guān)技術(shù)參數(shù)與選型及運維指南2025/12/23 9:51:05
- 什么是IIoT,IIoT的知識介紹2025/6/3 17:22:31
- 物聯(lián)網(wǎng)領(lǐng)域:新興薄膜技術(shù)的潛力與挑戰(zhàn)2025/5/12 15:18:17
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點
- 連接器結(jié)構(gòu)設(shè)計常見問題分析









