Mentor軟件在高速ADC板設(shè)計中的應(yīng)用

中科院電子所六室 韓榮桂 張毅 劉晃劍

奧肯斯科技有限公司 李寶龍 黃捷

引言

隨著半導(dǎo)體工藝的不斷發(fā)展，集成度更高、速率更快的數(shù)字器件的出現(xiàn)使得設(shè)計難度不斷提高，而具有分析驗(yàn)證、規(guī)則驅(qū)動布局布線的新型EDA工具軟件包正逐漸成為新一代高速數(shù)字電路設(shè)計的必備工具。Mentor推出的HyperLynx軟件就是這類EDA工具，本論文將介紹利用這一軟件包進(jìn)行1GHz高速ADC設(shè)計及仿真的方法。

設(shè)計概要

高速ADC是信號采集卡的前端，它的性能直接關(guān)系到整個信號采集卡的和采樣速度。隨著1GHz、2GHz甚至更高轉(zhuǎn)換速率ADC的出現(xiàn)，在高速數(shù)字電路設(shè)計中，由于考慮不周而帶來的SI(信號完整性)問題也逐漸增多，它們有可能會降低信號采集卡的和速度。

本設(shè)計使用的ADC的轉(zhuǎn)換速率為lGHz，采樣8位。ADC后接DEMUX(數(shù)據(jù)分路器)，通過它可以將ADC的輸出分離為8路，速率降為1/8。，為了便于測試，將DEMUX輸出的8路數(shù)據(jù)整合為l路，并在測試板上用一塊FPGA實(shí)現(xiàn)數(shù)據(jù)的緩存、合成及處理。

如圖1所示，信號為I、Q兩路并行輸入，同時采樣，信號經(jīng)過ADC和DEMUX之后，分別成為并行的8路64位數(shù)據(jù)(圖中略去了時鐘信號)。

本電路涉及的高速設(shè)計包括：高速板的布局布線；1GHz高速ECL信號布線，需確保信號質(zhì)量滿足要求；DEMUX與FPGA之間128位頻率超過100MHz的總線連接。

信號線多、信號速率高是整個設(shè)計中的難點(diǎn)。如何利用Mentor軟件盡可能保證設(shè)計中的信號完整性成為此設(shè)計的關(guān)鍵。

PCB規(guī)劃

根據(jù)器件資料及實(shí)際電路設(shè)計，對PCB板進(jìn)行初步規(guī)劃，確定板層數(shù)和各個板層的基本信號分布以及各個介質(zhì)層的介質(zhì)常數(shù)。

在初步規(guī)劃的基礎(chǔ)上，再利用Mentor的HyperLynx軟件不斷地調(diào)整各個板層的厚度、信號層上的線寬以及線間距3者之間的關(guān)系，以保證在各層板上差分走線阻抗、單端走線阻抗?jié)M足要求的情況下，板厚、線寬和線間距能滿足布線要求和成本化的目標(biāo)。 PCB設(shè)計

Mentor軟件除了一般PCB軟件所具備的建庫、畫原理圖等功能外，還具備一些特殊的功能。在高速信號采集板設(shè)計中，這些功能保證了設(shè)計的順利完成。

布線規(guī)則設(shè)置

布線規(guī)則設(shè)置包括間距設(shè)定、走線定義和規(guī)則定義。

間距設(shè)定是指設(shè)定不同層上線和線、線和焊盤、線和過孔以及焊盤和焊盤、焊盤和過孔、過孔和過孔之間的距離。

走線定義用于確定各個信號使用的布線層，以及在各個布線層上走線的寬度、寬度和使用的過孔尺寸。另外，對于差分走線還需要定義線間距。 規(guī)則定義用于設(shè)定是否允許45°走線、是否可以走回路線、線和線之間是否擁擠、以及允許布線的長度、布線遇到過孔和焊盤時的情況。

定義網(wǎng)絡(luò)類

高速板上有許多的信號線，各種線的線寬、線長都不同。因此，應(yīng)將不同的信號線設(shè)定為不同的網(wǎng)絡(luò)類，再對各個網(wǎng)絡(luò)類設(shè)置布線規(guī)則，這樣可以增加設(shè)計的可靠性。

自動差分線布線

差分線在一定程度上會抑制共模噪聲，提高信號的完整性，正逐漸成為高速電路設(shè)計普遍采用的方式。在本設(shè)計中，ADC輸出就是ECL差分線。

利用高速布線模式下的差分布線方式能夠依照設(shè)置的線寬、線間距進(jìn)行差分線布線，可以保證滿足差分線規(guī)則。 自動線長調(diào)整

在高速信號采集板設(shè)計中，保證信號線與時鐘線之間板上走線的長度匹配是保證它們時序確定關(guān)系的有效手段。利用Expedition PCB軟件中的Tune(自動調(diào)整)功能可以高效、快速地調(diào)整線長度。

在設(shè)計中將一組線定義為一個網(wǎng)絡(luò)類，設(shè)置這個網(wǎng)絡(luò)類的長線長、長線與短線之間的差距，以及繞線的一些規(guī)則。然后先畫出長的線，并將其鎖住，接著以此線為標(biāo)尺，調(diào)整出緊鄰它的線。接著再以新調(diào)整出的線為標(biāo)尺，調(diào)整出另一些線。從而一步一步調(diào)整出所有的線。

設(shè)計復(fù)用 在本設(shè)計中，I、Q兩路是對稱的，在設(shè)計完I路之后，利用Expedition PCB的設(shè)計復(fù)用功能(Copy Trace)，可以將I路中的布線完全復(fù)制到Q路上，從而節(jié)省一半的設(shè)計時間。

多重檢錯

一個軟件如果不能對設(shè)計進(jìn)行全方位的檢查，那就會導(dǎo)致調(diào)試成本的增加，推遲產(chǎn)品的上市時間。Expedition PCB軟件提供Batch DRC功能，能夠?qū)υO(shè)計完的PCB進(jìn)行全方位的檢查，它的檢查覆蓋了布線、過孔、焊盤、器件、層等與規(guī)則不相一致的地方，通過這種檢查，可以將設(shè)計中遺留的問題排除掉。

PCB后仿真

PCB設(shè)計完成之后需要通過后仿真來驗(yàn)證設(shè)計是否符合要求。ADC和DEMUX均提供的是SPICE模型，此設(shè)計后仿真采用的是ICX仿真軟件。ICX的仿真引擎支持混合模型，支持IBIS、SPICE、VHDLAMS等各種模型的混合仿真。PCB文件可以直接從Expedition PCB進(jìn)入到ICX環(huán)境，各種參數(shù)和規(guī)則也能帶到ICX中。

對于上GHz的高速信號，可以通過產(chǎn)生上GHz的偽隨機(jī)序列碼PRBS來觀察信號的眼圖。

后端測試

后端測試是將泰克公司的示波器TDS7404和高速邏輯分析儀TLA7012級聯(lián)。對I、Q兩路8位差分ECL信號進(jìn)行測試的連接如圖2所示。P6980差分探頭通過與板上信號焊盤壓接實(shí)現(xiàn)信號的連接，這種方式可以保證信號在板上傳輸?shù)倪B續(xù)性，從而保證信號的完整性。測試時，信號從P6980差分探頭輸入，TLA7012再在測試軟件的控制下，將輸入的差分信號分配到TDS7404示波器進(jìn)行信號的測試。

采用這種連接方式，一方面可以方便地看到每一路上8位數(shù)據(jù)的狀態(tài)和其經(jīng)過DAC后恢復(fù)出的原始模擬信號，另一方面可以通過各路中每位數(shù)據(jù)的眼圖狀態(tài)來分析信號質(zhì)量。

結(jié)語

高速數(shù)字電路板設(shè)計中需要關(guān)注高速信號的信號完整性問題，仿真在設(shè)計中是非常重要的。對于復(fù)雜設(shè)計，制定合理的規(guī)則是關(guān)鍵。綜合考慮到電路板的物理和電氣要求，結(jié)合仿真，通過規(guī)則驅(qū)動設(shè)計，能夠保證設(shè)計的成功。