TPS54350在信號處理系統(tǒng)中的應(yīng)用

作者：西安電子科技大學(xué) 陳茹梅 劉書明 郭建碩

DC/DC轉(zhuǎn)換器TPS54350可在信號處理系統(tǒng)中提供多個(gè)電壓，具有靈活、高效、緊湊等特點(diǎn)。

TPS54350是具有內(nèi)部MOSFET的高效DC/DC轉(zhuǎn)換器，連續(xù)輸出電流為3A時(shí)，支持輸入電壓范圍為4.5～20V，可使設(shè)計(jì)人員直接通過中壓總線(而非依賴額外的低電壓總線)為DSP、FPGA和微處理器供電。

特性和功能

TPS54350的輸入電壓為4.5～20V，輸出電壓可調(diào)低至0.891V，PWM頻率固定為250kHz、500kHz或250～700kHz的可調(diào)節(jié)范圍，還具有完善的保護(hù)功能。

TPS54350的管腳功能如下。

● VIN：電壓輸入引腳，必須旁路接一個(gè)低差錯(cuò)秒比率(ESR)為10μF的陶瓷電容；

● UVLO ：低電壓鎖定輸出；

● PWRGD：開溝道輸出。引腳為低時(shí)，表示輸出低于期望的輸出電壓值。PWRGD比較器的輸出端有一個(gè)內(nèi)部的上升沿濾波器；

● RT：頻率設(shè)置引腳。在RT引腳與地(AGND)之間接一個(gè)電阻器來設(shè)置轉(zhuǎn)換頻率。將RT引腳與地連或是懸空，可以來得到一個(gè)內(nèi)部的備選頻率；

● SYNC：雙向IO同步引腳。當(dāng)RT引腳懸空或置低時(shí)，SYNC為輸出；當(dāng)它與一個(gè)下降沿信號連接時(shí)，亦可作為一個(gè)輸入端口來同步系統(tǒng)時(shí)鐘；

● ENA：使能引腳。低于0.5V時(shí)，芯片停止工作；懸空時(shí)被使能；

● COMP：誤差放大器輸出；

● VSENSE：誤差放大器轉(zhuǎn)換節(jié)點(diǎn)，基準(zhǔn)電壓值；

● AGND：模擬地，內(nèi)部與感應(yīng)模擬地電路連接。與PGND和PowerPAD連接；

● PGND：電源地，與AGND和PowerPAD連接；

● VBIAS：內(nèi)部8.0V偏置電壓。引腳要接一個(gè)0.1μF的陶瓷電容；

● PH：相位，與外部L-C濾波器連接；

● BOOT：在BOOT引腳與PH引腳之間連接一個(gè)0.1μF的陶瓷電容。

圖1是TPS54350的實(shí)際應(yīng)用電路圖，圖中給出的是其中的一種情況，其輸出電壓是可變的，通過改變電阻R2的值，來得到期望的輸出電壓值。圖中的輸入電壓為12V，輸出電壓為3.3V，其中R2的計(jì)算公式為 R2 = R1 x 0.891/(Vo - 0.891)，此時(shí)的R2阻值為374Ω，R1=1kΩ。

表1中給出當(dāng)R1=1kΩ和R1=10kΩ時(shí)的幾種輸出電壓之下的R2的值。本文所設(shè)計(jì)的系統(tǒng)中，就是運(yùn)用圖1所示的電路來實(shí)現(xiàn)的。根據(jù)不同的輸出電壓要求，賦給R2不同的阻值，其阻值的取法可參照表1。另外，對于一個(gè)設(shè)計(jì)者來說，在設(shè)計(jì)電路時(shí)要考慮到以下幾個(gè)因素，見表2。本系統(tǒng)中的R1阻值為1kΩ。

在信號處理系統(tǒng)中的應(yīng)用

本信號處理系統(tǒng)采用的是ADI公司的ADSP TS101s芯片所組成的多片某仿真雷達(dá)信號處理系統(tǒng)，系統(tǒng)主要由五片DSP、一片CPLD和七片TPS54350組成。在以往使用MAX1951的經(jīng)驗(yàn)基礎(chǔ)上，經(jīng)過多方面的設(shè)計(jì)考慮，系統(tǒng)采用了TPS54350芯片。從表1可以看出，TPS54350可以輸出3.3V和1.2V的電壓。系統(tǒng)中的DSP采用的是240MHz的時(shí)鐘，每個(gè)指令周期約為4.17ns。根據(jù)ADSP TS101s的操作條件可知，當(dāng)溫度為25℃，時(shí)鐘CCLK為250MHz時(shí)，典型情況下的VDD(1.25V)供電電流的典型值為1.2A，VDD_IO的供電電流小于137mA。TPS54350的額定輸出電壓為3A，所以此系統(tǒng)的設(shè)計(jì)是合理的。

TigerSharc DSP有三個(gè)電源，其中數(shù)字3.3V(VDD_IO)為I/O供電；數(shù)字1.2V(VDD)為DSP內(nèi)核供電；模擬1.2V(V)為內(nèi)部鎖相環(huán)和倍頻電路供電。系統(tǒng)將主機(jī)送來的5V經(jīng)過TPS54350得到3.3V和1.2V的電壓。各片DSP的數(shù)字1.2V(VDD_A)電源各由一片TPS54350供給。五片DSP內(nèi)部模塊1.2V(VDD_A)由同一DSP芯片的VDD(+1.2V)經(jīng)濾波網(wǎng)絡(luò)后解決。五片DSP的I/O 3.3V電源直接由主機(jī)送來的5V經(jīng)過TPS54350得到的3.3V統(tǒng)一供給，同時(shí)也提供CPLD(EP1k30)的VCC_IO(+3.3V)的電壓。其中CPLD的VCC_INT(+2.5V)利用TPS54350輸出的+2.5V的電壓來供電。本文給出了系統(tǒng)的供電框圖，如圖2所示。圖3中給出了單片DSP的內(nèi)核供電框圖及外圍電路配置。

TPS54350采用的是小型16引腳HTSSOP封裝。根據(jù)以往的經(jīng)驗(yàn)，建議設(shè)計(jì)者在設(shè)計(jì)PCB時(shí)，給TRS54350加上散熱片，電源線盡量粗。在TPS54350的前后均加上了濾波網(wǎng)絡(luò)，盡量保證得到比較合適的電壓。

系統(tǒng)中的EP1K30產(chǎn)生上電復(fù)位波形和時(shí)序控制。由于EP1K30需要一個(gè)配置芯片，而且它和DSP存在一個(gè)上電先后的問題。也就是說，在上電后，如果CPLD芯片完成配置文件的讀入時(shí)，DSP仍未上電穩(wěn)定，則應(yīng)充分延長Tstart_IO的低電平時(shí)間，以避免DSP上電未穩(wěn)定而CPLD上電波形已結(jié)束。因此，應(yīng)保證DSP上電穩(wěn)定先于CPLD芯片配置文件的讀入，此問題在系統(tǒng)設(shè)計(jì)時(shí)應(yīng)予以充分重視，否則DSP將無法正常工作。TigerSharc DSP要求數(shù)字3.3V和1.2V應(yīng)同時(shí)上電。若無法嚴(yán)格同步，則應(yīng)保證內(nèi)核電源1.2V先上電，I/O電源3.3V后上電。本系統(tǒng)在數(shù)字3.3V輸入端并聯(lián)了一個(gè)大電容，而在數(shù)字1.2V輸入端并聯(lián)了一個(gè)小電容，其目的就是為了保證3.3V充電時(shí)間大于1.2V充電時(shí)間，以便很好地解決電源供電先后的問題。