提供更快時序的Xilinx ISE 8li
出處:wxalex 發(fā)布于:2007-04-28 10:12:31
賽靈思公司 (Xilinx) 今天宣布推出集成軟件環(huán)境 (ISE) 設(shè)計(jì)工具套件8.1i 版,新版本增加了新的 ISE Fmax 技術(shù),具有增強(qiáng)的物理綜合能力,可提高 Virtex-4 和 Spartan-3 架構(gòu)的性能和時序收斂特性。通過使用 ISE 8.1i 軟件,設(shè)計(jì)者可將性能提升至比以前ISE 版本平均高出10% 到 37%,與相比,并將使用 Virtex-4 FPGA的性能提升至可超出競爭解決方案的70%。ISE 8.1i 還對其業(yè)界的局部重配置技術(shù)進(jìn)行了增強(qiáng),可實(shí)現(xiàn)更低的成本、更小的尺寸和更低的功耗。
通過以低于上一個ISE 版本的成本來提供相同的平均速度等級,這些新特性旨在進(jìn)一步加強(qiáng)賽靈思面向高性能系統(tǒng)設(shè)計(jì)的解決方案,包括具有嵌入式處理、數(shù)字信號處理 (DSP) 和連接性協(xié)議等功能的設(shè)計(jì)。通過在 ISE 工具中使用物理綜合功能,設(shè)計(jì)者可地提高性能吞吐率,加快上市時間,降低總開發(fā)成本。此外,諸如 ChipScope™ Pro 8.1i 片內(nèi)調(diào)試 (in-silicon debug) 集成以及更為強(qiáng)大的局部重配置支持等特性進(jìn)一步縮短了開發(fā)時間,降低了系統(tǒng)成本。
新的 ISE Fmax 技術(shù)采用高效算法以改善物理綜合與邏輯優(yōu)化的結(jié)果,使 Virtex-4 FPGA 的性能優(yōu)勢比競爭器件可多高出 70%。ISE Fmax 技術(shù)包括用于設(shè)計(jì)重定時、時序驅(qū)動包裝與布局、性能評估與布局后邏輯優(yōu)化的一整套功能。版本中包含的 ISE Xplorer 工具是一個易于使用的腳本,可幫助設(shè)計(jì)者評估和優(yōu)化 Virtex-4 與 Spartan-3 FPGA 的性能,對于時序驅(qū)動設(shè)計(jì)可比以前版本平均提高 10% 的性能。ISE 8.1i 提供了一種性能評估模式,可對沒有時序約束的設(shè)計(jì)提供 37% 的直接性能改善。
ISE Fmax 技術(shù)與由 Synplicity 和 Mentor Graphics 提供的綜合優(yōu)化技術(shù)互為補(bǔ)充。綜合優(yōu)化技術(shù)與 ISE Fmax 技術(shù)的結(jié)合可使用戶滿足苛刻的時序目標(biāo)。
通過推出 8.1i 版本,賽靈思增加了一種新的方法,以增強(qiáng)其業(yè)界且的局部重配置解決方案。局部重配置可降低系統(tǒng)成本、尺寸、器件數(shù)量及功耗,適用于眾多的應(yīng)用,如軟件無線電 (SDR) 和高性能計(jì)算等。設(shè)計(jì)者現(xiàn)在可以在器件其余部分繼續(xù)運(yùn)行的同時將不同的硬件配置動態(tài)加載到 FPGA 的同一區(qū)域。這種實(shí)時可編程特性建立在現(xiàn)場可升級性和多引導(dǎo)方法的基礎(chǔ)上?,F(xiàn)場可升級性和多引導(dǎo)方法已經(jīng)使許多賽靈思客戶通過實(shí)時診斷提升了系統(tǒng)可靠性,降低了現(xiàn)場服務(wù)成本,并延長了市場中已有產(chǎn)品的使用壽命。
ISE 8.1i 在性能評估模式中提供了快 37% 的按鈕,可實(shí)現(xiàn)對無需約束的設(shè)計(jì)進(jìn)行快速和輕松的評估。ISE 8.1i 還提供了對雙核 CPU 工作站的支持,可實(shí)現(xiàn)更快的編譯時間和在多個 CPU 核上的設(shè)計(jì)作業(yè)并行處理。業(yè)界的功耗分析解決方案 Xpower、WebPower Tools 8.1i 中改進(jìn)的 Web 分析功能以及新的功耗優(yōu)化布線技術(shù)都進(jìn)一步加強(qiáng)了這些能力。ISE 8.1i Project Navigator(項(xiàng)目瀏覽器)和集成的 ISE Simulator(仿真器)工具在所有平臺上提供了全新直觀的 Windows XPTM 外觀和感受,使 ISE 8.1i 比以前任何時候都更容易學(xué)習(xí)和使用。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計(jì)運(yùn)維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實(shí)操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號采集:調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
- PCB電磁兼容性(EMC)設(shè)計(jì)核心實(shí)操規(guī)范
- 物聯(lián)網(wǎng)節(jié)點(diǎn)低功耗設(shè)計(jì):信號鏈中的濾波與功耗管理
- 同步整流中MOSFET的應(yīng)用要點(diǎn)
- 輸出短路對電源芯片的影響
- 連接器壽命評估與可靠性設(shè)計(jì)
- PCB電源完整性(PI)設(shè)計(jì)核心實(shí)操規(guī)范
- 多層PCB疊層設(shè)計(jì)核心實(shí)操規(guī)范
- 提高M(jìn)OSFET效率的電路優(yōu)化方法
- 電源管理IC在智能家居中的應(yīng)用
- 差分信號連接器設(shè)計(jì)要點(diǎn)









