XILINX 推出PLANAHEAD 8.1
出處:maychang 發(fā)布于:2007-04-28 10:12:31
賽靈思公司 (Xilinx) 今天宣布即日起推出其 PlanAhead軟件的版本,該層次化設(shè)計(jì)與分析解決方案和賽靈思 ISE™ 軟件結(jié)合使用,可使賽靈思 Virtex-4™ 和 Spartan™-3 FPGA 實(shí)現(xiàn)比競爭解決方案高出兩個速度等級的性能優(yōu)勢。該新版本還通過簡化對賽靈思 FPGA 的局部重配置功能,大大節(jié)省了成本、尺寸和功耗。PlanAhead 8.1新增的生產(chǎn)率增強(qiáng)特性還包括 ExploreAhead 功能,該功能可讓設(shè)計(jì)者采用多種設(shè)計(jì)策略在盡可能短的時間內(nèi)滿足他們的時間目標(biāo)。
PlanAhead 簡化了綜合與布局布線之間的步驟,可幫助設(shè)計(jì)者更好地控制和了解如何以更少的設(shè)計(jì)迭代實(shí)現(xiàn)目標(biāo) Fmax。該工具可讓設(shè)計(jì)者利用層次化設(shè)計(jì)方法地減少布線擁塞,簡化時鐘和互連復(fù)雜度,并探尋不同的實(shí)現(xiàn)方案。近的客戶比較測試顯示,該軟件的Fmax 性能比競爭 FPGA 平均提高了 30%,這意味著可為客戶提供平均兩個速度等級的性能和成本優(yōu)勢。而對于復(fù)雜、多時鐘和高利用率的設(shè)計(jì),它的性能更是比競爭解決方案平均高出56%。
PlanAhead 8.1 軟件引入了新的特性和功能,可簡化局部重配置設(shè)計(jì)流程。局部重配置功能允許在對 FPGA 器件的預(yù)定義部分進(jìn)行重新配置的同時,器件的其余部分仍可繼續(xù)工作,從而讓客戶節(jié)省器件數(shù)量、尺寸、功耗和成本。新版本簡化了動態(tài)模塊的創(chuàng)建,允許客戶為其每個設(shè)計(jì)實(shí)現(xiàn)創(chuàng)建多個版圖布局。
PlanAhead 8.1 的增強(qiáng)特性還特別提供了額外的設(shè)計(jì)規(guī)則檢查、重疊檢測、模塊到模塊 IO 的自動宏創(chuàng)建,和一個新的布局布線向?qū)?。PlanAhead 還控制和管理這些功能在ISE中的實(shí)現(xiàn),以提供一個簡單和易用的設(shè)計(jì)環(huán)境。這些改進(jìn)使局部重配置功能更容易被用于更廣泛的應(yīng)用中,包括汽車控制功能和軟件定義無線電。它已經(jīng)在這些應(yīng)用中迅速得到采用。對 PlanAhead 和 ISE 中的局部重配置支持功能感興趣的客戶,請聯(lián)系當(dāng)?shù)氐默F(xiàn)場應(yīng)用工程師。
PlanAhead 8.1 版提供了更高的自動化水平和更為直觀的圖形界面,可大大縮短開發(fā)周期。新的 ExploreAhead 功能可讓設(shè)計(jì)者和設(shè)計(jì)團(tuán)隊(duì)管理和復(fù)用多種設(shè)計(jì)策略,同時實(shí)現(xiàn)計(jì)算資源的化。例如,用戶可以創(chuàng)建多個版圖布局,每個版圖布局擁有自己的選項(xiàng)或策略集,并可按一定優(yōu)先順序在多個步驟中對它們進(jìn)行處理。這使得客戶能夠在盡可能短的時間內(nèi)實(shí)現(xiàn)目標(biāo)。
其它生產(chǎn)率增強(qiáng)特性還包括對原理圖查看器的增強(qiáng),以實(shí)現(xiàn)更高效和更直觀的瀏覽導(dǎo)航、設(shè)計(jì)分析和調(diào)試,以及對設(shè)計(jì)層次的圖形化表示,以增強(qiáng)設(shè)計(jì)探索能力。
價格和供貨情況
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計(jì)運(yùn)維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實(shí)操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號采集:調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
- PCB電磁兼容性(EMC)設(shè)計(jì)核心實(shí)操規(guī)范
- 物聯(lián)網(wǎng)節(jié)點(diǎn)低功耗設(shè)計(jì):信號鏈中的濾波與功耗管理
- 同步整流中MOSFET的應(yīng)用要點(diǎn)
- 輸出短路對電源芯片的影響
- 連接器壽命評估與可靠性設(shè)計(jì)
- PCB電源完整性(PI)設(shè)計(jì)核心實(shí)操規(guī)范
- 多層PCB疊層設(shè)計(jì)核心實(shí)操規(guī)范
- 提高M(jìn)OSFET效率的電路優(yōu)化方法
- 電源管理IC在智能家居中的應(yīng)用
- 差分信號連接器設(shè)計(jì)要點(diǎn)









