高速電路板設計過程中，需要對器件的I/O進行建模，傳統(tǒng)的基于Spice的建模方法存在可移植性、速度、復雜性和開放性等問題。本文中介紹了IBIS建模方法，它以表格形式提供了表征和描述I/O行為的方法。在實際例子中，作者說明了基于IBIS4.1建模的具體步驟及其在縮短高速器件建模時間上的優(yōu)越性。

 
圖1：傳統(tǒng)的IBIS與具有
多語言模型的IBIS 4.1。
早期的器件采用的是TTL邏輯，那時上升和下降時間還很緩慢，因此不存在信號完整性問題。這種情況持續(xù)了不少年，直到20世紀90年代初，隨著信號邊沿速率達到了一個臨界點，互連以及驅動器和接收器特性開始對PCB的正常工作造成嚴重影響。
那時，IC供應商提供足夠詳細的驅動器和接收器特征參數的方法就是從他們的IC設計中提取I/O電路，并將I/O電路網表以Spice模型表示，然后對Spice網表和潛在晶體管模型加密以保護他們的知識產權(IP)。不幸的是，這種解決方案存在下列問題:
1. 缺乏可移植性：每個Spice廠商都用自己的加密技術；
2. 速度慢：因為晶體管級設計所含的細節(jié)比SI分析所需的信息多得多；
3. 復雜：要求PCB設計師理解晦澀的Spice語法；
4. 不對外開放：還沒有設立統(tǒng)一的Spice標準。
幸運的是，硅片與PCB供應商聯盟認識到了這個問題，并設立了IBIS開放論壇委員會專門解決這些問題。終形成的IBIS標準以表格形式提供了表征和描述I/O行為的方法。這種格式解決了加密Spice所引起的問題，因為IBIS標準是非私有的，不僅快速簡單，而且具有可移植性。

圖2：顯示了IBIS 4.1語
法的IBIS模型。備注：在本例中，
三個不同的極端使用了
三個不同的結構體。
IBIS4.1的提出
隨著技術的不斷發(fā)展，IBIS標準能夠很好地適應新技術的發(fā)展。然而，隨著吉比特源同步(MGT)等復雜技術的出現，增加已有技術的復雜性很明顯已經不能解決問題，這需要一種新的機制。
對IC供應商來說，容易的短期解決方案是回到IBIS之前的狀態(tài)，即建立并加密I/O網表，利用私有Spice進行仿真。幸運的是，IBIS委員會及時認識到了這一發(fā)展趨勢，并開始增強IBIS功能以解決這一問題。終于2003年批準了BIRD-75，并于2004年正式推薦為IBIS 4.1標準。這一改進為解決復雜MGT等帶來的問題提供了漸進解決方法。
IBIS 4.1以較高的層次提供了在傳統(tǒng)IBIS環(huán)境中使用Berkeley Spice 3F5、Accellera標準Verilog-AMS和IEEE標準VHDL-AMS的途徑。此時，由IBIS文件提供互連性、門限值、差分引腳對和極限組織等高層信息，同時由Spice或AMS提供切換和量化特性等低層信息。
對于高速MGT器件來說，利用IBIS 4.1重新獲得傳統(tǒng)IBIS好處的步是簡單的打包傳統(tǒng)的加密Spice模型，這是使Spice模型更容易使用的一種非常有效的方法，但不能滿足速度和私有加密要求，并且無法改變大多數Spice模型不能兼容IBIS 4.1允許的Berkeley Spice標準這一事實。 第二步是用Spice宏模型代替加密過的Spice晶體管模型。Spice提供了一些受控源和受控開關等可以用于組裝基礎行為模型的器件，宏建模時要將這些器件一塊連接起來才能創(chuàng)建驅動器模型。

圖3：延時三阻抗區(qū)電流源的Spice宏模型。
Spice宏建模有點類似于通過組合一系列UNIX或DOS命令快速實現某類自動操作的UNIX腳本或DOS中的批處理文件。但就象任何腳本那樣，對于較大的任務宏建模將變得非常復雜，而且當遇到無法實現的命令時建模將無法進行。
當采用宏建模技術的工程師發(fā)現有必要使用非IBIS 4.1標準功能創(chuàng)建合適的模型時就會出現上述情況，因此，采用IBIS 4.1的宏模型可以解決速度和可用性問題，但不能解決Spice固有的非標準問題。
一步是用AMS模型替換加密過的Spice或宏模型。與傳統(tǒng)的IBIS表式模型非常相似，可以對AMS模型加以修改完善，使其只保留源自驅動器或接收器的關鍵信息，而刪除所有不必要的晶體管級詳細信息。正是基于這樣的原因，AMS模型的運行速度要比Spice晶體管級模型快數百倍，并且不需要加密。另外，由于AMS標準是公開的，因此任何SI工具供應商都可以獲得該標準并在工具開發(fā)中加以應用。
同樣，由于AMS是一種編程語言，它可以為建模者對當今器件以及未來技術和應用建模提供很大的靈活性。采用AMS語言后可以擺脫某些傳統(tǒng)需求，如在IBIS標準中需要為新技術增加某些額外功能，然后等待標準被批準，再等待工具開發(fā)人員采納這些新功能。
由于AMS仿真器既采用傳統(tǒng)的模擬解算機，也采用事件驅動的解算機，因此用戶還能獲得更大的好處。事件驅動解算器可以將模型的邏輯和控制部分的仿真速度提高幾個數量級?？傊?，AMS語言為IBIS的速度和開放帶來了Spice獨具的靈活性和度性，堪稱完美之作。

 圖4：具有可變上升下降時間的延時
三阻抗區(qū)電流源VHDL-AMS模型。
IBIS 4.1
圖1示出了與傳統(tǒng)的IBIS 3.x相比之下的IBIS 4.1打包器工作原理。雖然乍一看IBIS 4.1多語言IBIS打包器似乎不是很必要，但事實上非常管用，是Spice或AMS模型的極好補充。雖然該模型提供的是傳統(tǒng)的電氣仿真信息，但IBIS打包器可以提供原始模型用戶無法提供的所有物理信息。這些物理信息可以極大地簡化器件與整體仿真的集成工作，并為自動測試提供測量標準，同時提供其它一些能令模型更易使用的信息。
IBIS 4.1模型的內容行如圖2所示，從中可以看出與傳統(tǒng)IBIS 3.x模型的不同。關鍵詞“external model”表示這是一個多語言模型。“Language VHDL-AMS”語句指出所用模型采用的是IEEE 1076.1 VHDL-AMS語法。IBIS“corner”語句功能已經得到增強，包含了VHDL-AMS源代碼所在的文件名稱以及實體-結構體對使用的名字。
參數行對PCI Express等可配置器件來說是非常有用的。用戶可以利用這些參數快速修改驅動器配置，例如電壓擺幅、預加重或接收器量化等，從而為他們的特殊PCB性能特征找到的配置組合。
圖3和圖4給出了部分PCI Express驅動器的Spice宏模型樣本和IEEE 1076.1 AMS語法，并給出了具有三個阻抗區(qū)的簡單電流源模型。AMS模型規(guī)定上升和下降沿速率獨立于觸發(fā)器。Spice模型的上升和下降時間鎖定于輸入信號的上升下降時間。由于Spice沒有提供if-then-else功能，因此利用了壓控電阻來實現這個功能。

圖5：采用IBIS 4.1模型分析U15的典型版圖。
需要注意的是Spice宏模型是利用符合Berkeley Spice 3F5的器件編寫的，但采用的不是Berkeley Spice語法，因為作者不能訪問Berkeley Spice兼容仿真器，而Berkeley Spice仿真器都不具有AMS功能，因此不可能實現真正的測試基準。
用于SI分析的IBIS 4.1實例
不管是加密過的Spice、Spice宏模型還是AMS，一旦模型采用了IBIS 4.1格式，使用起來就非常簡單。就拿本文作者拿手的工具來說，仿真由IBIS4.1驅動器驅動的線徑只需六個簡單步驟：
1) 輸入IBIS 4.1模型
2) 輸入版圖(或放置用于版圖預分析的模塊)
3) 將IBIS 4.1模型指配到一個部分
4) 選擇網絡進行仿真
5) 選擇“探查網絡”
6) 觀察結果
圖5給出了采用IBIS 4.1模型分析U15上的數吉比特輸出的典型版圖，該圖同時示出了使用IBIS 4.1參數性能可達到的定制性。圖中所示的HSSI配置菜單允許用戶快速修改IBIS

 
圖6：采用Spice晶體管級模型和
AMS模型后的仿真結果比較。
4.1驅動器和接收器的配置，終針對這一特殊電路板和線路特性達成配置。
當然，根據所用模型的類型不同，步驟5和步驟6之間的時間會有很大的變化。對PCI Express驅動和接收器(互連走線長度為15英寸)的近測試結果如圖6所示。
值得注意的是，AMS模型的仿真速度要比Spice晶體管模型快200多倍，而得到的結果是一致的。Spice宏模型也產生相似的結果，但速度比AMS模型要慢一些。
結論
IBIS 4.1標準的新功能可以為當今和未來的技術提供創(chuàng)建工業(yè)標準SI模型所需的工具。有關IBIS 4.1標準的更多信息詳見www.eigroup.org/ibis/default.htm網站介紹，有關支持IBIS 4.1和AMS的工具信息請登錄www.mentor.com/ics。
作者：Gary Pratt
系統(tǒng)設計事業(yè)部高速技術經理
美國明導咨訊公司