摘　要：研究了DDS+雙PLL構(gòu)成的新型數(shù)字調(diào)諧系統(tǒng):A環(huán)產(chǎn)生DDS所需的時(shí)鐘信號(hào),B環(huán)產(chǎn)生高頻輸出。B環(huán)使調(diào)諧器輸出頻率f0作較大變化,A環(huán)和DDS使f0作小變動(dòng)。該系統(tǒng)工作頻率為850MHz~925MHz和1700MHz~1850MHz,頻率分辨率可達(dá)25kHz。在單片微機(jī)控制下,可實(shí)現(xiàn)跳頻?！　￡P(guān)鍵詞：數(shù)字調(diào)諧系統(tǒng) DDS PLL 跳頻
　　數(shù)字調(diào)諧系統(tǒng)是現(xiàn)代收發(fā)信機(jī)的,其性能直接影響通信質(zhì)量的好壞,其主要部分是集成鎖相式頻率合成器。集成鎖相環(huán)與微處理器結(jié)合,可由微機(jī)控制完成頻率合成器的全部功能。
　　本文實(shí)現(xiàn)了一種與常規(guī)雙環(huán)方案完全不同的新雙環(huán)方案。該方案使用較高的鑒相頻率,采用直接數(shù)字合成(DDS)芯片,通過(guò)改變DDS的時(shí)鐘頻率和頻率控制字,使參考鑒相頻率產(chǎn)生較小的變化,就能改變環(huán)路的輸出頻率,達(dá)到頻率合成的目的。該方案既解決了小頻道間隔與高頻譜純度間的矛盾,又具有高的轉(zhuǎn)換速度;由單片微機(jī)完成計(jì)算和控制。
1 新方案原理
　　系統(tǒng)簡(jiǎn)化原理圖如圖1所示。其中B環(huán)使調(diào)諧器輸出頻率f0作較大變化,A環(huán)為DDS芯片提供時(shí)鐘頻率fc,只要改變A環(huán)總分頻比NA和DDS的頻率控制字,使DDS輸出頻率fd作小變動(dòng),便可使f0以較小間隔頻率作步進(jìn)改變。
圖1 方案原理圖
　　設(shè)A、B環(huán)中鑒相頻率分別為100kHz和300kHz(由晶振與fd分別經(jīng)參考分頻器得到),雙模分頻與頻率合成芯片中的程序分頻的總分頻比分別為NA和NB,f0=1700MHz~1850MHz,f´0=850MHz~925MHz,△f0=25kHz,則由環(huán)路鎖定時(shí)的頻率關(guān)系得到△fd=4.16Hz～4.41Hz;所以只要△fd≤4.41Hz,便可使輸出的頻率分辨率達(dá)到25kHz。一般DDS的輸出頻率間隔做到小于0.1Hz,即可滿(mǎn)足本要求。同理,當(dāng)△f0＝±150kHz時(shí)(NB每改變1,f0變化300kHz),△fd＝±(25～26.47)Hz, 只要fd改變量為±26.47Hz,便可使△f0覆蓋300kHz。上述表明采用DDS后,完全可使兩環(huán)路使用高的鑒相頻率,可大大提高頻率轉(zhuǎn)換速率。
　　上述方案中采用的DDS是一種取樣系統(tǒng),且存在相位舍位誤差、幅度量化誤差、DAC的非線(xiàn)性引起的誤差等,故其輸出為復(fù)合信號(hào)頻譜,包含DDS輸出頻率fd、時(shí)鐘頻率fc及其各次諧波、各種組合頻率以及其它虛假信號(hào)。根據(jù)文獻(xiàn)[1]的推導(dǎo),實(shí)際DDS的輸出頻率ω為:
　　
　　B為從相位累加器N中舍去的低位數(shù),K為頻率控制字;mωp為相位舍位產(chǎn)生的雜散,nωc為時(shí)鐘的各次諧波,lωd為輸出的各次諧波。
　　其中,fc-fd雜散分量的幅度,即輸出信號(hào)的雜散抑制度決定于該fc-fd的幅度和LPF的帶外抑制度。如果fd與fc-fd之間的頻率間隔越大,則主頻與雜波之間的幅度差就越大,這樣就可減小雜波對(duì)DDS的影響。一般的晶振頻率都不是很高,但是利用鎖相環(huán)(A環(huán))就可以得到想要的頻率,以增加主頻和雜波之間的頻率間隔。
　　另外,在式(1)中,項(xiàng)由相位舍位引起,該雜散可以通過(guò)選取適當(dāng)?shù)臅r(shí)鐘頻率和頻率控制字以減小其影響。由式(2)可以看出,當(dāng)K-int(K/2B)·2B=0,ωp=0,此時(shí)相位舍位不會(huì)使DDS的輸出頻譜產(chǎn)生雜散。因此可以利用鎖相環(huán)(A環(huán))為DDS提供時(shí)鐘信號(hào)。由于A環(huán)是鎖相環(huán),因此DDS的時(shí)鐘頻率是可變的,可以通過(guò)調(diào)整DDS的時(shí)鐘來(lái)抑止其雜散,也可通過(guò)改變它來(lái)改變DDS輸出頻率, 從而改變整個(gè)輸出頻率。通過(guò)軟件編程還可以實(shí)現(xiàn)跳頻的功能。
2 電路的實(shí)現(xiàn)
　　整個(gè)電路分為A環(huán)、DDS單元、B環(huán)、二分頻單元、單片機(jī)控制單元共五個(gè)部分。
2．1 DDS電路的設(shè)計(jì)
　　DDS選用AD公司的AD9850。其頻率控制字K由N位的二進(jìn)制數(shù)組成,輸出頻率由頻率控制字決定:
　　
　　根據(jù)取樣定律,DDS的輸出頻率應(yīng)小于fc/2,實(shí)際應(yīng)用中一般只能達(dá)到0.4fc。
　　DDS的時(shí)鐘選用A環(huán)的輸出,頻率范圍是80MHz~100MHz。而DDS的時(shí)鐘是120MHz,因此滿(mǎn)足時(shí)鐘要求。DDS輸出頻率范圍是15MHz~19MHz,中心頻率為17MHz,頻率改變范圍可以小于0.02Hz,完全滿(mǎn)足輸出頻率間隔為25kHz的信號(hào)要求。帶通濾波器用來(lái)抑止DDS輸出的雜散和噪聲。
2．2 A環(huán)
　　主要由集成芯片MC145170外加環(huán)路濾波器(LF)、壓控振蕩器(VCO)、溫補(bǔ)晶振(TXCO)以及放大器組成。
　　(1) 鎖相環(huán)芯片MC145170
　　該芯片主要包含可編程÷R、÷N分頻器,8位程序控制C寄存器,單端鑒相器PDA和雙端鑒相器PDB以及鎖定指示器LD。通過(guò)選擇不同的外接參考源或改變參考分頻比R便可得到不同的基準(zhǔn)參考頻率fr;改變程序分頻比N的值可得到fv;C寄存器用來(lái)控制整個(gè)芯片的工作;鎖定檢測(cè)器LD用來(lái)檢測(cè)并指示環(huán)路是否鎖定。單端鑒相器PDA為三態(tài)單端輸出,當(dāng)fv>fr或fv相位超前時(shí),輸出負(fù)脈沖;相反,則輸出正脈沖;當(dāng)fv=fr且同相位時(shí),輸出呈高阻狀態(tài)。雙端鑒相器PDB為雙端輸出,可在外部形成環(huán)路誤差信號(hào)。當(dāng)fv=fr或fv相位超前時(shí),ΦV 輸出負(fù)脈沖;相反,則ΦR輸出負(fù)脈沖;當(dāng)fv=fr且同相位時(shí),兩者除了有一極短暫、同相位的負(fù)脈沖外,均保持高電平。
　　(2) 壓控振蕩器VCO
　　VCO選用MAX2606,電路如圖2所示。它是一種微型、高性能的中頻壓控振蕩器。頻率范圍是70MHz~150MHz,只需用少量的外圍器件。需注意的是外接電感LF的選擇,該電感用來(lái)調(diào)整VCO輸出頻率。筆者選用電感LF=454nH來(lái)獲得80MHz~100MHz的頻率輸出。當(dāng)改變?cè)撾姼袝r(shí),輸出頻率范圍也會(huì)變化。另外,輸出端連接的電容C2的選擇也很重要。如果C2太大,就不能與MAX2606的內(nèi)部電路匹配,導(dǎo)致整個(gè)環(huán)路不能工作。
　　(3) A環(huán)環(huán)路濾波器LF
　　環(huán)路采用MC145170中的鑒相器PDA,在其輸出端PDOUT外接環(huán)路濾波器。環(huán)路濾波器采用無(wú)源比例積分濾波器,如圖3所示。濾波器的參數(shù)由式(4)和式(5)決定。
圖2 MAX2606應(yīng)用圖

圖3 A環(huán)環(huán)路濾波器
　　
　　其中,ωn為環(huán)路等效自然頻率,ξ為等效阻尼系數(shù),KΦ為鑒相器的鑒相靈敏度,KVCO為VCO的壓控靈敏度,N為反饋環(huán)路總分頻比。在一般情況下,ξ取0.707～1,ωn取,由上述公式可計(jì)算出各參數(shù)。
　　(4) A環(huán)輸出放大器
　　選用集成芯片MAX2611。MAX2611是一種低噪聲放大器,具有高驅(qū)動(dòng)能力,頻率范圍是DC到1100MHz,在500MHz時(shí)增益為18dB。
2.3 B環(huán)
　　主要由集成芯片MC145201外加環(huán)路濾波器、壓控振蕩器和放大器組成;其中MC145201與MC145170類(lèi)似。
　　(1) B環(huán)環(huán)路濾波器LF
　　采用MC145201的單端輸出,環(huán)路濾波器由R、C組成,結(jié)構(gòu)與參數(shù)可參照A環(huán)環(huán)路濾波器的設(shè)計(jì)。
　　(2) B環(huán)放大器
　　采用MAX2473芯片,它是一種寬帶、高反向隔離緩沖放大器。利用它隔離負(fù)載對(duì)VCO的影響,同時(shí)提高VCO輸出信號(hào)的功率以便驅(qū)動(dòng)二分頻器。
　　(3) B環(huán)終的輸出頻率范圍1700MHz~1850MHz
2.4 二分頻器
　　采用有源二分頻器芯片(MF220),對(duì)B環(huán)的輸出頻率進(jìn)行二分頻后獲得850MHz～925MHz頻率。
3 實(shí)驗(yàn)結(jié)果
　　(1) 實(shí)驗(yàn)圖片(注:1kHz的分辨率是該頻譜分析儀的分辨率)如圖4～圖7所示。
　　可見(jiàn),環(huán)路鎖定后可獲得優(yōu)良的輸出頻譜和良好的輸出波形。
　　(2) 頻穩(wěn)度測(cè)量結(jié)果如表1。
　　一般鎖相理論分析的結(jié)論是:環(huán)路鎖定時(shí),環(huán)路輸出的頻穩(wěn)度與基準(zhǔn)源的頻穩(wěn)度為同一數(shù)量級(jí)。可見(jiàn),實(shí)際測(cè)量結(jié)果與理論分析相吻合。 表 1 頻穩(wěn)度測(cè)量結(jié)果
系統(tǒng)單元頻穩(wěn)度(30min時(shí)間段)晶振1.67×10-7A環(huán)輸出1.03×10-7DDS輸出1.18×10-7B環(huán)輸出1.37×10-7二分頻輸出1.11×10-7



圖4 A環(huán)鎖定時(shí)輸出的頻譜圖


圖5 A環(huán)作為時(shí)鐘時(shí)DDS輸出的頻譜圖

圖6 為B環(huán)鎖定時(shí)輸出的頻譜圖

圖7 B環(huán)鎖定時(shí)二分頻后輸出的頻譜圖

圖8 200跳/s頻譜圖


4 跳頻輸出效果
　　跳頻系統(tǒng)的兩個(gè)主要指標(biāo)是跳頻帶寬和跳頻速率。一般來(lái)說(shuō),希望跳頻帶寬要寬,跳頻的頻率數(shù)目要多,跳頻的速率要快。該系統(tǒng)的跳頻速度至少可達(dá)5000跳/s。圖8為200跳/s時(shí)的圖片,由于儀器設(shè)備的限制,不能拍下更高的跳頻速度的圖片。但是可通過(guò)監(jiān)測(cè)鑒相器的鎖定指示信號(hào)來(lái)判斷在高速跳頻時(shí)是否失鎖。
　　本系統(tǒng)的方案在很大程度上解決了鎖相環(huán)中鑒相頻率、頻率間隔和頻譜純度之間的矛盾,實(shí)現(xiàn)了頻率的快速跳變和小的步進(jìn),而且具有較高的頻率輸出。從上述實(shí)驗(yàn)圖片和數(shù)據(jù)可以看出,該新型的DDS+雙鎖相環(huán)頻率合成器組成的數(shù)字調(diào)諧系統(tǒng)具有優(yōu)良的性能。