智原科技，ASIC設(shè)計(jì)服務(wù)暨IP研發(fā)銷售廠商，日前宣布新增兩個(gè)內(nèi)存編譯器(memory compiler)到其廣受歡迎的miniIP平臺(tái)。智原科技的miniIP平臺(tái)是專為滿足超低耗電及芯片面積微縮等需求而設(shè)計(jì)的組件庫(kù)(Cell Library)及硅知識(shí)產(chǎn)權(quán)(Silicon IP)平臺(tái)；此次推出的超低耗電miniRAM隨機(jī)存取內(nèi)存編譯器(Single-Port SRAM Compiler)及miniViaROM只讀存儲(chǔ)器編譯器(Via ROM Compiler)所產(chǎn)生的嵌入內(nèi)存組塊，與同一制程的其它產(chǎn)品相比，能在不減損性能的情況下，降低AC功耗達(dá)70%，并縮小13%的面積。 

　　系統(tǒng)單芯片(SoC)中內(nèi)置的內(nèi)存組塊的數(shù)量及面積正與日俱增，成為芯片中耗電與成本的部份。根據(jù)一份ITRS的研究，在2008年之前，系統(tǒng)單芯片中嵌入內(nèi)存的面積，將由目前的50%增加到超過(guò)80%。有鑒于此，智原科技特別投入大量的人力及資源重新設(shè)計(jì)內(nèi)存架構(gòu)，提高嵌入式內(nèi)存存儲(chǔ)區(qū)的密度，使得芯片中的內(nèi)存組塊在不犧牲性能的前提下，仍能顯著縮小芯片面積與減少耗電。 

　　智原科技硅知識(shí)產(chǎn)權(quán)研發(fā)暨業(yè)務(wù)協(xié)理王心石表示，“智原科技的miniIP平臺(tái)自推出以來(lái)已獲得廣泛的客戶采用，目前市面上已有多項(xiàng)影音及多媒體產(chǎn)品中的芯片是采用智原的miniIP平臺(tái)做設(shè)計(jì)。本次推出的RAM與ROM內(nèi)存編譯器將協(xié)助客戶進(jìn)一步降低芯片中的內(nèi)存耗電及所占面積，協(xié)助客戶達(dá)到降低芯片成本以及延長(zhǎng)終產(chǎn)品電池續(xù)航力雙重成效，提升市場(chǎng)競(jìng)爭(zhēng)力。 

　　智原科技本次推出的miniRAM(FSA0A_D_SL)及miniViaROM(FSA0A_D_SP)均采用聯(lián)電(UMC)0.18微米GII邏輯制程，目前已經(jīng)可供客戶立即采用。智原miniIP平臺(tái)中的其它組件包含：miniLib標(biāo)準(zhǔn)組件數(shù)據(jù)庫(kù)(Standard Cell Library)，miniIO一般用途I/O，miniPLL鎖相回路(Phase-Locked Loop, PLL)以及miniROM擴(kuò)散層可程序只讀存儲(chǔ)器編譯器 (Diffusion ROM Compiler)，目前已有多家ASIC及IP客戶使用，且在聯(lián)電0.13微米與0.18微米邏輯制程中量產(chǎn)成功。