Mentor GraphICs公司近日宣布在其版本的HDL Designer Series工具中增加了一種同步設(shè)計(jì)檢驗(yàn)和創(chuàng)建環(huán)境。該HDL Designer Series環(huán)境能為ASIC和FPGA提供效率的HDL設(shè)計(jì)解決方案，適用于個(gè)體工程人員和大型設(shè)計(jì)團(tuán)隊(duì)，并有助于縮短開發(fā)周期和反工時(shí)間。 

　　基于上述功能，HDL Designer完全集成了業(yè)界高速HDL設(shè)計(jì)檢驗(yàn)引擎，可用于實(shí)現(xiàn)優(yōu)化的實(shí)時(shí)和同步設(shè)計(jì)。該版本組件還支持SystemVerilog及Property Specification Language(PSL)等先進(jìn)設(shè)計(jì)和驗(yàn)證語言，并通過Adobe Systems的Scalable Vector Graphics(SVG)輸出提供擴(kuò)展文檔。 

　　新版HDL Designer Series現(xiàn)已面市，固定節(jié)點(diǎn)授權(quán)的版本售價(jià)為6,400美元，非固定節(jié)點(diǎn)授權(quán)版本售價(jià)為9,600美元(以上僅供參考)。該軟件兼容所有主流操作系統(tǒng)且易于使用(目前支持的操作系統(tǒng)包括Linux Redhat/SuSE、Sun Solaris、HP-UX及Windows 2000/XP/NT 4.0)。