Cadence發(fā)布性能的加速器/仿真器Palladium III
出處:楊真人 發(fā)布于:2007-12-03 13:59:55
此外,Palladium III還實(shí)現(xiàn)了與Cadence企業(yè)系統(tǒng)級(jí)驗(yàn)證(ESL)解決方案全面結(jié)合。實(shí)現(xiàn)了所有工程設(shè)計(jì)和驗(yàn)證功能的硬件、軟件和全系統(tǒng)確認(rèn)的自動(dòng)化和管理。
Palladium III提供了相當(dāng)于上一代產(chǎn)品兩倍的運(yùn)行時(shí)間性能,擁有在業(yè)內(nèi)極其出眾的調(diào)試環(huán)境。通過(guò)這一新系統(tǒng),復(fù)雜的設(shè)計(jì)可以在將近2MHz的速度下進(jìn)行,表現(xiàn)出比簡(jiǎn)單仿真高一百萬(wàn)倍的性能。
Palladium III建立于Cadence創(chuàng)新的基于處理器的加速技術(shù),能夠支持多32位用戶同時(shí)運(yùn)作,并提供了仿真器市場(chǎng)快的匯編速度,單工作站每小時(shí)編譯能力可達(dá)3000萬(wàn)門,并且其容量的調(diào)整范圍可以從每個(gè)域/用戶180萬(wàn)門到整個(gè)系統(tǒng)的2.56億門。
其它好處包括基于事務(wù)的加速和基于斷言加速的系統(tǒng)范圍的管理具備語(yǔ)言靈活性。這種靈活的環(huán)境在開(kāi)發(fā)時(shí)就考慮到了范圍廣泛的用戶,可讓HDL、SystemC、C/C++和e 測(cè)試平臺(tái)或者外部設(shè)備能夠高速互動(dòng),加速化設(shè)計(jì)以Verilog、System Verilog和/或者VHDL進(jìn)行編寫,而斷言則以PSL、OVL和System Verilog進(jìn)行編寫。
“企業(yè)系統(tǒng)級(jí)驗(yàn)證解決方案對(duì)于我們的成功正變得越來(lái)越重要,我們需要繼續(xù)努力縮短我們的整個(gè)驗(yàn)證周期?!盦Logic公司工程師Tom Paulson說(shuō),將Palladium III與上一代產(chǎn)品相比,我們看到了匯編和運(yùn)行時(shí)間性能方面有3~5倍的進(jìn)化,大量調(diào)試的效率得以提升,在大吞吐量的情況下,能夠有3~5倍的密集度。
推動(dòng)了Cadence企業(yè)系統(tǒng)級(jí)驗(yàn)證解決方案
Palladium III是Cadence ESL驗(yàn)證解決方案的主要推動(dòng)者,讓約束驅(qū)動(dòng)的、隨機(jī)的系統(tǒng)級(jí)事件生成能夠與硬件中運(yùn)行的加速設(shè)計(jì)互動(dòng)。用戶能夠在加速其系統(tǒng)級(jí)芯片設(shè)計(jì)和嵌入式處理器的同時(shí),讓嵌入式軟件或硬件的隨機(jī)測(cè)試自動(dòng)化。Palladium III的用戶還可以讓全系統(tǒng)確認(rèn)和硬件/軟件協(xié)同驗(yàn)證過(guò)程自動(dòng)進(jìn)行,并對(duì)其進(jìn)行分析,尋找故障,并以Incisive Enterprise Manager進(jìn)行修正。
附加功能
Palladium III提高了系統(tǒng)級(jí)調(diào)試的效率,加速了將波形信息從硬件上傳到工作站的時(shí)間。該系統(tǒng)在無(wú)須重啟系統(tǒng)或依靠外部界面的情況下,為所有信號(hào)提供了完全的互動(dòng)可見(jiàn)度。基于事務(wù)的加速使用了新增的模型,叫做并行運(yùn)作模式,能夠在測(cè)試平臺(tái)于工作站中運(yùn)行的同時(shí),讓設(shè)計(jì)能夠以仿真速度連續(xù)運(yùn)行(自由運(yùn)行)。該功能將線路內(nèi)仿真與在Incisive Enterprise Simulator上運(yùn)行的軟件測(cè)試平臺(tái)結(jié)合——為整個(gè)系統(tǒng)級(jí)驗(yàn)證過(guò)程結(jié)合或添加了一個(gè)透明層。
全新的Palladium III加速器/仿真器目前已經(jīng)向客戶提供了β測(cè)試版。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 工業(yè)5G技術(shù)在智能制造中的應(yīng)用與實(shí)踐解析2025/12/31 10:57:21
- 工業(yè)以太網(wǎng)交換機(jī)選型與現(xiàn)場(chǎng)應(yīng)用技術(shù)指南2025/12/18 10:48:14
- 無(wú)線傳輸電路基礎(chǔ),射頻前端設(shè)計(jì)、天線匹配與鏈路預(yù)算計(jì)算2025/10/27 13:55:50
- ASK 解調(diào)的核心要點(diǎn)與實(shí)現(xiàn)方式2025/9/5 16:46:17
- 雙偶極子天線:結(jié)構(gòu)、特性與應(yīng)用全解析2025/9/3 10:29:21
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開(kāi)關(guān)中的EMI問(wèn)題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見(jiàn)問(wèn)題分析









