ARM發(fā)布90納米工藝DDR1/2存儲器接口IP
出處:judge 發(fā)布于:2007-12-03 11:49:17
ARM 90納米Velocity DDR1/2存儲器接口解決方案包括多組可編程ODT( on-die termination)和輸出驅(qū)動阻抗控制(output driver impedance control),所有的端頭在使用ARM先進(jìn)的動態(tài)校準(zhǔn)器電路的情況下能夠獲得很高的阻抗。這些特性提高了整體信號的完整性,并且加快高速系統(tǒng)設(shè)計的開發(fā)周期。90納米Velocity DDR1/2存儲器接口提供適宜的解決方案,為需要用到SDRAM的眾多應(yīng)用(例如主流臺式電腦、網(wǎng)絡(luò)設(shè)施和服務(wù)器)提供可調(diào)整的功耗和性能。這些可用于DDR1和DDR2的雙倍數(shù)據(jù)速度解決方案可以達(dá)800Mbps的數(shù)據(jù)速度運(yùn)行,并實(shí)現(xiàn)了SDRAM組建和存儲器控制器之間的所有接口。
Velocity DDR1/2存儲器接口解決方案通過TSMC IP質(zhì)量體現(xiàn)了ARM物理IP的高質(zhì)量,同時為我們共同的客戶提供了一個可信任的SoC解決方案。
供貨情況
基于TSMC 90納米工藝的ARM Velocity DDR1/2存儲器接口解決方案現(xiàn)已供貨。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 什么是氫氧燃料電池,氫氧燃料電池的知識介紹2025/8/29 16:58:56
- SQL核心知識點(diǎn)總結(jié)2025/8/11 16:51:36
- 等電位端子箱是什么_等電位端子箱的作用2025/8/1 11:36:41
- 基于PID控制和重復(fù)控制的復(fù)合控制策略2025/7/29 16:58:24
- 什么是樹莓派?一文快速了解樹莓派基礎(chǔ)知識2025/6/18 16:30:52
- 高速PCB信號完整性(SI)設(shè)計核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計常見問題分析









