Cadence公司宣布，憑借其的數(shù)據(jù)壓縮以及成品率診斷性能，該公司正不斷擴展在測試和成品率診斷領(lǐng)域的技術(shù)先導(dǎo)地位。新版Cadence Encounter Test通過為非專有的片上異或(XOR)測試數(shù)據(jù)壓縮結(jié)構(gòu)提供更廣泛的支持，解決在制造高品質(zhì)硅芯片過程中的費用上漲問題。此新型數(shù)據(jù)壓縮性能增強了自動化測試矢量生成(ATPG)和診斷產(chǎn)品之間的多廠商互操作性，并支持使用一站式診斷流程。  

　　這種新型測試功能在輸入端采用了基于XOR發(fā)散網(wǎng)絡(luò)扇出的解壓縮技術(shù)，而在輸出端則使用帶有可選的不定態(tài)屏蔽功能的XOR樹狀壓縮技術(shù)。對于被Cadence Encounter Test用戶廣泛使用的高效OPMISR+(產(chǎn)品內(nèi)的多輸入簽字寄存器)體系來說，這種技術(shù)無疑能夠使之更為強大。任何一種壓縮體系都可以很方便地嵌入到Encounter Test Architect中去，該產(chǎn)品曾獲得2005年Test & Measurement World雜志評選出來的測試獎。  

　　此外，在導(dǎo)致成品率損耗的設(shè)計中，Encounter Test DiagnostICs性能實現(xiàn)了由邏輯域到物理結(jié)構(gòu)定位的擴展。而這些結(jié)構(gòu)則通過一個新型、直觀、易于使用以及全功能的物理瀏覽器顯示出來。此瀏覽器能夠在診斷標(biāo)注和網(wǎng)點之間迅速建立關(guān)聯(lián)，包括它的金屬層次，以及周圍的過孔和接觸孔，從而加速了物理故障分析(PFA)。  

　　Cadence Encounter Test是Cadence Encounter數(shù)字IC設(shè)計平臺的一項關(guān)鍵技術(shù)，幫助行業(yè)實現(xiàn)了從邏輯設(shè)計到硅芯片的的測試解決方案。這項新技術(shù)現(xiàn)已全面上市。