Altera公司日前宣布，利用Quartus II軟件7.1，設(shè)計人員在高端FPGA設(shè)計時，編譯時間能夠縮短一倍，而存儲器資源占用減半。這一新的軟件版本延續(xù)了Altera在提高性能和效能上的優(yōu)勢。用戶現(xiàn)在可以在Quartus II軟件訂購版和網(wǎng)絡(luò)版中開始全系列Arria GX FPGA設(shè)計。

    Altera亞太區(qū)市場總監(jiān)梁樂觀表示：“我們承諾幫助客戶獲得前沿的性能和效能。作為能夠支持64位Windows和多處理器的FPGA供應(yīng)商，Altera縮短了編譯時間，減小了存儲器資源占用，比競爭對手有明顯的優(yōu)勢?！?

    更快的編譯時間

    Altera在編譯時間上的改進措施提高了客戶采用Quartus II軟件設(shè)計新系統(tǒng)的效能。和競爭高端65nm FPGA相比，利用布局布線算法，Quartus II軟件7.1和Stratix III FPGA的編譯時間平均縮短了一倍。為進一步加速設(shè)計過程，客戶使用多處理器計算機要比單處理器計算機的編譯時間少20％。Altera Quartus II軟件是由FPGA供應(yīng)商提供的支持多處理器(例如，Intel Core 2 Duo和Quad以及AMD Athlon 64 X2)的軟件，能夠充分發(fā)揮當(dāng)今雙核以及四核計算機的優(yōu)勢。

    增強SOPC Builder工具

    這一新版本還提高了Altera SOPC Builder自動系統(tǒng)開發(fā)工具的效能。對基礎(chǔ)構(gòu)造的改進以及交互性能更好的GUI可以快速實現(xiàn)大型系統(tǒng)編譯，新的Avalon Streaming接口適合在兩個知識產(chǎn)權(quán)(IP)模塊之間發(fā)送流數(shù)據(jù)。7.1版還包括新的Avalon存儲器映射時鐘交叉橋接，流水線橋接以及散射收集直接存儲器訪問(DMA)控制器，進一步提高了系統(tǒng)性能。

    器件支持

    客戶現(xiàn)在可以使用Quartus II軟件7.1來設(shè)計Altera近發(fā)布的所有器件系列型號，包括Arria GX、Stratix III和Cyclone III FPGA。Quartus II軟件訂購版和網(wǎng)絡(luò)版都支持新的Arria GX系列，利用這一工具，設(shè)計人員能夠迅速將其PCI Express x1和x4、千兆以太網(wǎng)以及Serial RapidIO設(shè)計推向市場。

    其它改進

    Quartus II軟件7.1豐富的特性和改進措施幫助客戶在設(shè)計Altera FPGA、CPLD和結(jié)構(gòu)化ASIC時發(fā)揮效能和性能。

    ·更快的TimeQuest時序分析器 – 更快地逼近時序，縮短編譯時間，減少存儲器資源占用，并且方便地從Altera標準時序分析器進行轉(zhuǎn)換，從而提高了效能。

    ·新的編譯時間向?qū)?– 在設(shè)計流程中建議縮短編譯時間的設(shè)置，提高了效能。

    ·新的在系統(tǒng)源和探測編輯器 – 設(shè)計人員可以在運行期間驅(qū)動器件激勵，采樣內(nèi)部節(jié)點，縮短了驗證時間。

    ·擴展綜合 – 新的文本編輯器、新的HDL模板以及真雙端口RAM更迅速地完成設(shè)計輸入。

    ·更新并行閃存裝入 – 閃存編程時間縮短一倍，為閃存器件提供突發(fā)模式支持，更迅速地配置器件。

    ·提高可用性 – 使用Quartus II消息控制臺，簡化設(shè)計過程，加速停止過程。

    ·自動通告 – 通過Quartus II桌面新軟件和服務(wù)包，實現(xiàn)自動通告。