Altera發(fā)售首款高端Stratix III FPGA系列型號
出處：sjhhhy 發(fā)布于：2007-10-24 17:12:30
Stratix III FPGA比競爭方案功耗低45％，而性能高出25％。Stratix III FPGA和Altera® Quartus® II設(shè)計軟件相結(jié)合，同時提高了效能和性能。例如，在存儲器接口方面，Stratix III FPGA針對近通過的JEDEC DDR3 SDRAM標準，為設(shè)計人員提供業(yè)界的全兼容接口支持，包括DIMM和器件讀寫均衡等。
為降低功耗同時實現(xiàn)高性能，Stratix III FPGA采用了Altera創(chuàng)新的可編程功耗技術(shù)。這一功耗管理技術(shù)支持每一個可編程邏輯陣列模塊(LAB)、數(shù)字信號處理(DSP)模塊和存儲器模塊獨立工作在高速或者低功耗模式下。Quartus II軟件的PowerPlay功能根據(jù)性能要求自動控制每
|
|
版權(quán)與免責聲明
凡本網(wǎng)注明“出處：維庫電子市場網(wǎng)”的所有作品，版權(quán)均屬于維庫電子市場網(wǎng)，轉(zhuǎn)載請必須注明維庫電子市場網(wǎng)，http://www.hbjingang.com，違反者本網(wǎng)將追究相關(guān)法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性，不承擔此類作品侵權(quán)行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時，必須保留本網(wǎng)注明的作品出處，并自負版權(quán)等法律責任。
如涉及作品內(nèi)容、版權(quán)等問題，請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計運維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號采集：調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
- 高速PCB信號完整性（SI）設(shè)計核心實操規(guī)范
- 鎖相環(huán)（PLL）中的環(huán)路濾波器：參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容（EMC）設(shè)計與干擾抑制核心實操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點
- 連接器結(jié)構(gòu)設(shè)計常見問題分析
