這款存儲(chǔ)器裸片面積為31平方毫米，融合了據(jù)Matrix稱延伸其三維半導(dǎo)體設(shè)計(jì)領(lǐng)導(dǎo)地位的兩種技術(shù)，即所謂的“混合縮放(hybrid scaling)”及分段字線(segmented wordline)結(jié)構(gòu)。通過采用這兩種技術(shù)，Matrix能夠在相同面積的硅片上實(shí)現(xiàn)雙倍的位容量。

　　其中，混合縮放技術(shù)就本質(zhì)上而言，是可以選擇縮放部分存儲(chǔ)器設(shè)計(jì)，而不縮放其它部分。它在3D電路層內(nèi)融合了不同的工藝幾何尺寸。在1Gb ROM內(nèi)采用混合縮放的特點(diǎn)是150納米規(guī)則制造的邏輯層與后來的130納米規(guī)則存儲(chǔ)層并存。Matrix聲稱能夠采用現(xiàn)有的180納米工具實(shí)現(xiàn)這一特性。這使Matrix能夠在給定的邏輯陣列上增加存儲(chǔ)位，從而縮短開發(fā)時(shí)間，實(shí)現(xiàn)快速上市。

　　分段字線結(jié)構(gòu)是該公司的第100項(xiàng)，可使非存儲(chǔ)邏輯電路效應(yīng)化，并減少了將近25%的裸片面積。