Altera高密度FPGA設(shè)計(jì)軟件
出處:kevinchan 發(fā)布于:2007-10-24 10:09:44
Altera近日推出Quartus II 5.0設(shè)計(jì)軟件,顯現(xiàn)出FPGA業(yè)增量編譯特性。其提高了70%設(shè)計(jì)編譯時(shí)間,使得應(yīng)用Quartus II 5.0設(shè)計(jì)高密Stratix II的工程師能夠便捷快速的完成設(shè)計(jì)編譯。該版本軟件的發(fā)行也有益于時(shí)序收斂、系統(tǒng)整合、外部處理器、I/O管腳設(shè)計(jì)等領(lǐng)域。
2004年,Quartus II軟件技術(shù)領(lǐng)導(dǎo)地位的確立來(lái)源于其帶來(lái)了70%商業(yè)增長(zhǎng)。FPGA與可編程邏輯器期刊授予了Quartus II軟件“Reader’s Chioce”榮譽(yù)。與使用ISE 7.1i的Xilinx’s Virtex-4系列相比,Quartus II 5.0為90-nm Stratix II FPGA帶來(lái)了更高的性能。
增量編譯能幫助設(shè)計(jì)者把設(shè)計(jì)劃分為物理及邏輯兩部分獨(dú)立進(jìn)行,從而完成分析和配置。該特性支持時(shí)鐘設(shè)計(jì)。設(shè)計(jì)者能通過(guò)的優(yōu)化技術(shù)完成時(shí)鐘收斂改進(jìn)。
此外,高密設(shè)計(jì)軟件還應(yīng)具有以下特性:
快速時(shí)間估計(jì)和前期置位約束——Quartus II 5.0能提供時(shí)間估計(jì)及確定的時(shí)間路徑,當(dāng)進(jìn)行高密設(shè)計(jì)時(shí),能達(dá)到滿編譯情況下的45倍;
增強(qiáng)SOPC Builder性能——內(nèi)嵌在Quartus II軟件中的SOPC Builder是全自動(dòng)編譯及整合嵌入式系統(tǒng)的工具;
為PCI外部處理器、EMIF(外部閃存)、客戶端處理器等提供便捷的接口;
能夠支持內(nèi)部處理器通訊、保證多處理器間的資源安全共享;
布局I/O管腳;
HardCopy II Advisor——HardCopy II Advisor工具引導(dǎo)用戶方便地從Stratix II FPGA轉(zhuǎn)化;
增強(qiáng)高密設(shè)計(jì)底層架構(gòu)功能——Quartus II 5.0降低了用于編譯的物理緩存大??;增加了對(duì)64-bit Red Linux和Sun Solaris操作系統(tǒng)的支持。
Quartus II 5.0的定購(gòu)版本與網(wǎng)絡(luò)版本均已發(fā)放。定購(gòu)版本已依需求發(fā)貨;的網(wǎng)絡(luò)版本可從www.altera.com/q2webedition獲得。
Quartus II的含PC加密碼的年定購(gòu)價(jià)是$2,000。Quartus II可支持Windows XP,Windows 2000; Windows NT,Sun Solaris 8 and 9,Red Hat Linux 7.3, 8.0,,Enterprise 3.0 WS,HP-UX 11.0等操作系統(tǒng)。世界各地的用戶均可通過(guò)www.altera.com完成定購(gòu)。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計(jì)運(yùn)維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場(chǎng)疑難問(wèn)題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場(chǎng)調(diào)試與優(yōu)化實(shí)操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號(hào)采集:調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開(kāi)關(guān)中的EMI問(wèn)題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見(jiàn)問(wèn)題分析









