Tensilica公司今日宣布推出TurboXim^TM快速功能仿真器，其比Tensilica經(jīng)過驗證、周期級的ISS(指令集仿真器)快40到80倍。Tensilica同時推出可自動生成SystemC模型以匹配Xtensa® 可配置處理器和鉆石系列標(biāo)準(zhǔn)處理器所有可能配置的新內(nèi)核。這個新產(chǎn)品顯著加速了利用一個或多個Xtensa可配置處理器IP核或鉆石系列標(biāo)準(zhǔn)處理器IP核進(jìn)行SoC設(shè)計的ESL（嵌入式系統(tǒng)級）設(shè)計和架構(gòu)研究。
Tensilica市場副總裁Steve Roddy表示，“隨著SoC設(shè)計持續(xù)向千萬門增長，我們需要繼續(xù)向設(shè)計工程師提供更高抽象層面的強(qiáng)有力的工具。TurboXim快速仿真器在設(shè)計流程初就提供更好的SoC規(guī)劃，幫助設(shè)計工程師上升到系統(tǒng)級設(shè)計。同時，設(shè)計工程師可靈活地采用標(biāo)準(zhǔn)C/C++自動生成的C模型或者SystemC自動生成的C模型進(jìn)行設(shè)計?！?

    本款新型TurboXim快速功能仿真器可對Xtensa或者鉆石系列標(biāo)準(zhǔn)處理器IP核的指令集進(jìn)行仿真。通過采用本征代碼編譯技術(shù)，取得比標(biāo)準(zhǔn)ISS（指令集仿真器）快40到80倍的速度。TurboXim仿真器對于高度迭代的代碼（例如一個矩陣乘法DSP核），其性能為每秒超過1億8千百萬周期，對典型的Xtensa或者鉆石系列標(biāo)準(zhǔn)處理器上的復(fù)雜代碼，可保持每秒5千萬的仿真周期，甚至可每秒2千5百萬周期進(jìn)行更復(fù)雜的仿真，如在VLIW(超長指令字)音頻DSP處理器配置上進(jìn)行一個AAC（音頻編碼）音頻解碼器的仿真。（注：本處列舉的仿真器速度指在一臺具有一顆3 GHz Opteron 256處理器的Linux工作站上運(yùn)行單核仿真速度。） 這使得SoC設(shè)計工程師和軟件開發(fā)工程師對Xtensa和鉆石系列標(biāo)準(zhǔn)處理器IP核的軟件進(jìn)行仿真時速度近似于其運(yùn)行在FPGA原型機(jī)或模擬環(huán)境中的速度，或者近似于處理器在實際SoC中運(yùn)行時的速度。

    TurboXim對軟件開發(fā)和功能驗證來說相當(dāng)有用。當(dāng)一個SoC設(shè)計工程師擁有Xtensa或者鉆石系列標(biāo)準(zhǔn)處理器IP核的XTSC或者XTMP模型（如下）時，他能夠建立一個全芯片的系統(tǒng)模型，并執(zhí)行快速的功能仿真，同時可提供一個非常高效的軟件開發(fā)環(huán)境。

    Tensilica期望大多數(shù)客戶也采用TurboXim和它的ISS進(jìn)行混合仿真。在混合仿真中，應(yīng)用開發(fā)工程師可利用任意一種仿真器對同一應(yīng)用的不同部分進(jìn)行仿真，并可以在其間動態(tài)地進(jìn)行切換。這使設(shè)計工程師可以搜集到完整應(yīng)用的統(tǒng)計分析信息，或該應(yīng)用重要部分的詳細(xì)分析信息。
    
    Tensilica公司的XTSC(XTensa SystemC) SystemC 2.1 模型同時支持鉆石系列處理器IP核和工程師定義的Xtensa處理器IP核的配置，包括所有工程師定義的定制部分。Tensilica公司的Xtensa處理器生成器根據(jù)Xtensa 7和Xtensa LX2處理器IP核的每一種配置自動的生成XTSC模型。Tensilica公司提供的這種自動化機(jī)制增加了設(shè)計工程師在創(chuàng)造特定的Xtensa處理器配置時的自由度，這些配置被優(yōu)化以適應(yīng)不同的任務(wù)需要。

    Tensilica公司的SystemC模型可被用于Tensilica公司的標(biāo)準(zhǔn)周期的指令集仿真器（ISS）或者TurboXim快速功能仿真器。由于SystemC是一種新興的行業(yè)標(biāo)準(zhǔn)，在SoC設(shè)計的設(shè)計流程早期，Tensilica公司的客戶可利用由SystemC咨詢公司和EDA提供商組成的一個大的正在增長的第三方生態(tài)系統(tǒng)來建立設(shè)計模型。

    Tensilica公司繼續(xù)提供其專有的XTMP (XTensa 建模協(xié)議)系統(tǒng)級建模環(huán)境給那些希望有一個靈活且功能強(qiáng)大然而相對簡單的基于C的建模環(huán)境來進(jìn)行高層系統(tǒng)設(shè)計的設(shè)計工程師們。XTMP提供了一個真實的多核環(huán)境，包括本地和系統(tǒng)存儲器的存儲器建模。XTMP提供各種各樣實現(xiàn)、控制和顯示系統(tǒng)仿真結(jié)果的選項來對多核、存儲器以及用戶自定義器件進(jìn)行配置。（注：SystemC是一種基于C++的建模環(huán)境。XTMP為用戶提供一種傳統(tǒng)的ANSI C接口API。）

    為進(jìn)一步提高軟件開發(fā)工程師進(jìn)行多處理器IP核SoC設(shè)計的效率，Tensilica公司進(jìn)行其他改進(jìn)。Tensilica的Xtensa Xplorer™集成開發(fā)環(huán)境已集成一項改進(jìn)的多處理器IP核調(diào)試功能，令SoC設(shè)計工程師在同一個調(diào)試環(huán)境中既可對多核設(shè)計的XTMP和XTSC仿真進(jìn)行調(diào)試，還可對SoC硬件本身進(jìn)行調(diào)試。該調(diào)試器可處理基于周期的ISS和快速功能TurboXim仿真器的各種仿真。甚至，這個改進(jìn)的多核調(diào)試工具可完美實現(xiàn)多核系統(tǒng)硬件的同步調(diào)試。這意味著一位開發(fā)工程師可選擇中斷（停止）每一個處理器的執(zhí)行程序或者同時暫停所有處理器中的執(zhí)行程序。