摘　要:結(jié)合TMS320C6201 DSP 印刷電路板制作中的實(shí)際經(jīng)驗(yàn),闡述了外形與布局、電源與接地、電路靈
活性等設(shè)計(jì)規(guī)則,重點(diǎn)說明了DSP 分層布線方法及EMI 濾波器的原理與設(shè)計(jì),分析了多層高速電路PCB 設(shè)計(jì)
中有關(guān)可靠性、電磁兼容性等設(shè)計(jì)方面一些值得考慮的問題并提出了相應(yīng)的防止和抑制電磁干擾的方法.
關(guān)　鍵　詞:印刷電路板;高速電路;電磁兼容;電磁干擾; TMS320C6201
　　印刷電路板(PCB) 是電子產(chǎn)品中電路元器件的支撐件,它提供電路元器件之間的電氣連接. 隨著電子技術(shù)的飛速發(fā)展,目前高速集成電路的信號(hào)切換時(shí)間已經(jīng)小于1ns , 時(shí)鐘頻率已達(dá)到幾百M(fèi)Hz , PCB 的密度也越來越高. PCB 設(shè)計(jì)的好壞對(duì)整個(gè)系統(tǒng)的抗干擾性能影響很大,直接關(guān)系到系統(tǒng)的穩(wěn)定性和可靠性. 因此,在PCB 設(shè)計(jì)時(shí),應(yīng)遵守相應(yīng)的設(shè)計(jì)規(guī)則,符合電磁兼容性的要求.TMS320C6201 是TI 公司1997 年推出的DSP 芯片,200 MHz 時(shí)鐘的C6201 峰值性能可以達(dá)到2 400 Mops . 如此高的時(shí)鐘頻率,對(duì)PCB的電磁兼容性設(shè)計(jì)提出了很高的要求.
1 　電磁兼容性與電磁干擾
 
        電磁兼容性( EMC)是指電子設(shè)備在預(yù)期的電磁環(huán)境中能夠協(xié)調(diào)、有效地進(jìn)行工作的能力. 其目的是使電子設(shè)備既能抑制各種外來的干擾,又能減少其本身對(duì)其他電子設(shè)備的電磁干擾. 電磁干擾( EMI) 的來源主要有本電子設(shè)備內(nèi)部形成的干擾以及外界耦合到本電子設(shè)備形成的干擾.針對(duì)電子設(shè)備內(nèi)部的干擾,主要通過合理的PCB 電磁兼容性設(shè)計(jì)加以防止和抑制;而針對(duì)外界干擾,則可通過電磁屏蔽措施切斷其耦合途徑加以解決. 本文主要對(duì)前者加以闡述.
2 　PCB 及電磁兼容性設(shè)計(jì)
2. 1 　外形與布局 
        從生產(chǎn)工藝考慮,印刷電路板一般采用長寬比不太懸殊的矩形. PCB 尺寸不宜過大,否則導(dǎo)線過長易引起電磁干擾. 導(dǎo)線或器件離PCB 板邊緣距離不小于2 mm. TI6000 系列DSP 功耗比較大,電源穩(wěn)壓塊應(yīng)布置在離通風(fēng)口較近的板邊緣,電源塊下鋪銅以利于散熱,發(fā)熱較大的還可加散熱片.合理的元器件布局,可減少各單元電路間的相互干擾. 大功率低速電路、模擬電路和數(shù)字電路應(yīng)分塊布局. 在各分塊內(nèi),以該分塊內(nèi)元件為
中心進(jìn)行布局,盡量縮短各元器件間的引線連接.
2. 2 　電源與接地 
        電源與接地的正確設(shè)計(jì),對(duì)于抑制電磁干擾來說至關(guān)重要. 電源線和地線盡量寬以減小電阻.數(shù)字電路與模擬電路要分開接地. 數(shù)字電路的地可構(gòu)成閉環(huán)以提高抗噪聲性能[3 ] . 在電路板層數(shù)允許的條件下,可設(shè)置電源層和地層,或者通過割電源、割地以獲得較大的電源或地面積.一般每片集成電路的電源都應(yīng)加一個(gè)0.1μF的去耦電容. 對(duì)于TMS320C6201 等大型芯片,可相應(yīng)地增加去耦電容的數(shù)量.電源穩(wěn)壓塊所需濾波電容較大,但電容過大時(shí),充放電時(shí)間會(huì)加長,電源電壓上升緩慢. 為了保證DSP 對(duì)電源穩(wěn)定時(shí)間的限制,電源濾波電容并不是越大越好.
2. 3 　布線規(guī)則 
        當(dāng)傳輸信號(hào)的信號(hào)線長度大于該信號(hào)對(duì)應(yīng)的波長時(shí),這條信號(hào)線就應(yīng)該被看作是傳輸線,傳輸線上的分布電容和分布電感不可忽略,且容易產(chǎn)生電磁輻射. 在PCB 布線時(shí),使導(dǎo)線盡可能的短,導(dǎo)線的拐彎成鈍角,而不要成小于90°的角,以減少高頻信號(hào)對(duì)外的輻射. 多層板布線時(shí),上下兩面的導(dǎo)線應(yīng)相互垂直或斜交,避免平行走線. 的辦法是在兩層信號(hào)線中間夾一層地層加以隔離.在同一層布線時(shí)也要避免長距離平行走線,以減少相互間的串?dāng)_. 對(duì)于頻率較高的接口線,采用屏蔽線連接. 帶引線的電阻電容等元件要盡量減小引線長度. 導(dǎo)孔根據(jù)工藝要求選擇合適的孔徑,孔徑太大不利于布線,太小又容易引入電阻. 
        TMS320C6201有352個(gè)引腳,采用BGA 封裝. 考慮到布線的難度,建議采用6 層或8 層的電路板. TMS320C6201 周圍布線密度很高,首先對(duì)DSP 布線. 布線時(shí),外圈和第2 圈的引腳可在頂層引出,第3 圈可在第2 層引出,依此類推.DSP 分層布線的方法如圖1 所示. 根據(jù)DSP焊接工藝要求,板上焊點(diǎn)要比DSP 焊球直徑略小(約小0. 1 mm) .

圖1 　DSP 分層的布線方法
2. 4 　晶振與EMI 濾波器 
        
        晶振是DSP 的心臟, TMS320C6201 一般都工作在100 MHz 以上,為保證其穩(wěn)定工作,晶振及其輔助元件應(yīng)盡量靠近DSP ,時(shí)鐘信號(hào)線也要較寬. 為防止振蕩信號(hào)串入其他電路,晶振下面不要走其他信號(hào)線.TMS320C6201 時(shí)鐘鎖相環(huán)( PLL) 需要一個(gè)EMI 濾波器與之配套工作,以防止PLL 的電源干擾,EMI 濾波電路如圖2 所示.

圖2 　EMI 濾波電路
圖2 中的EMI 濾波器推薦采用TDK公司的ACF4518322153-T ,它相當(dāng)于一個(gè)帶通濾波器,插入損耗—頻率特性如圖3 所示. 晶振的頻率剛好落在EMI 濾波器阻帶范圍(11～70 MHz) 內(nèi),這樣PLL 外部的相同頻率諧波就不會(huì)通過電源串入鎖相環(huán),晶振頻率也不會(huì)串入電源影響外部電路.

圖3 　EMI 濾波器典型插入損耗—頻率特性圖
2. 5 　電路靈活性設(shè)計(jì) 
        隨著DSP 系統(tǒng)在電路設(shè)計(jì)上的復(fù)雜程度不斷提高,其檢驗(yàn)與調(diào)試也越來越困難. 在設(shè)計(jì)中應(yīng)充分考慮電路的靈活性,以方便調(diào)試,如配合可編程器件、加入指示燈、手動(dòng)復(fù)位、撥碼開關(guān)、跳線、
信號(hào)探測點(diǎn)等.
3 　結(jié)束語 
        要設(shè)計(jì)一個(gè)高質(zhì)量的PCB ,做到良好的電磁兼容性,并不是一件容易的事. 在設(shè)計(jì)中,除了依據(jù)開發(fā)人員的經(jīng)驗(yàn)外,還可借助EDA 軟件,如Cadence公司的SPECCTRAQuest 等,對(duì)PCB 加以優(yōu)化。

信息邱文軼