日韩欧美自拍在线观看-欧美精品在线看片一区二区-高清性视频一区二区播放-欧美日韩女优制服另类-国产精品久久久久久av蜜臀-成人在线黄色av网站-肥臀熟妇一区二区三区-亚洲视频在线播放老色-在线成人激情自拍视频

首頁 | 行業(yè)黑名單 | 幫助 IC 電子元器件 電子資訊 技術(shù)資料

CDCM7005 的PDF資料 下載 ,1566520K

CDCM7005 的貨源和報價 CDCM7005 的相關(guān)技術(shù)信息

其他型號

基于CDCM7005 的時鐘設(shè)計及其在數(shù)字中頻系統(tǒng)中的應(yīng)用

  引言

　　隨著數(shù)字信號處理技術(shù)的不斷發(fā)展和芯片處理速度的不斷提高，采用數(shù)字中頻技術(shù)的方案越來越成熟，在3G、數(shù)字電視等通信系統(tǒng)中具有很好的應(yīng)用前景。 數(shù)字中頻系統(tǒng)主要由ADC ,FPGA ,DAC 組成。 其中ADC、DAC 是模擬和數(shù)字信號處理的橋梁，在很大程度上決定了系統(tǒng)的整體性能，而它們的性能又受其時鐘質(zhì)量的影響。 傳統(tǒng)時鐘電路已難以滿足系統(tǒng)要求的高速、低抖動的特性，針對這種情況，本文提出一種新的解決方案，采用CDCM7005來提供高質(zhì)量低抖動的時鐘信號。

　　1 時鐘同步器與抖動清除器—CDCM7005

　　CDCM7005 是德州儀器（ TI） 公司推出的一款具有低相位噪聲與抖動的時鐘合成器與抖動清除器。 它具有很高的性能及很好的設(shè)計靈活性，可用于2. 5 G/ 3 G無線基站、數(shù)據(jù)通信、醫(yī)學(xué)影像和測量測試等領(lǐng)域。

　　CDCM7005 擁有可最大化設(shè)計靈活性的各種特性，其中包括用于編程與獨立支持控制的串行外設(shè)接口邏輯. 該器件可使高達2. 2 GHz （LVPECL） 的壓控晶體振蕩器（VCXO） 頻率與兩個基準時鐘的任意一個實現(xiàn)同步，以提供清潔的高頻時鐘輸出。 這些輸出可以按1、2、3、4、6、8 或16 的比率進行劃分，并可提供LVCMOS 與LVPECL 級別的輸出選擇。

　　CDCM7005 可使用VCXO 或VCO 作為時鐘源，參考頻率為PRI_REF 和SEC_REF 的任意一個。 VC（X） O 與參考頻率之間的關(guān)系如式（1） 所示：

　　可編程的參數(shù)N , P ,M 使得VC （X） O 與參考頻率的組合變得非常靈活，可選擇的VC（X） O 器件范圍很大，設(shè)計變得簡便。

　　CDCM7005 的輸出是用戶自定義的，輸出組合可以是5 個LVPECL 或者10 個LVCMOS ,LVC2MOS 是成對分配的（ Y0A : Y0B , Y1A : Y1B ……Y4A :　Y4B） ,每對有相同的頻率，并且每對中的其中一個可以反轉(zhuǎn)或者禁止輸出。

　　芯片的所有配置，像輸出頻率，除法器的值，輸入信號的選擇等都可以由SPI 來設(shè)置。 CDMC7005 的串行接口是個簡單的兼容SPI 接口，由3 條控制線組成：

　　CTRL_CL K,CTRL_DATA ,CTRL_LE. 數(shù)據(jù)在CTRL_LE的下降沿開始在CTRL_DATA 中傳送，當(dāng)CTRL_LE為高時，數(shù)據(jù)傳送停止。 在CTRL_LE 的上升沿，新的WORD 異步傳輸?shù)絻?nèi)部寄存器中（像N ,M 等） . SPI串行協(xié)議只支持寫操作，讀、握手等操作都不能進行。

　　圖1 是SPI 控制接口的時序圖。

　　CDCM7005 共有4 個32 位的寄存器，在上電或者power down （ PD） 信號使能時，寄存器載入默認狀態(tài)值。 寄存器由4 個不同的WORD 來配置，不同的WORD 由它的2 位L SB （bit0 ,bit1） 決定。

　　4 個WORD 完成對CDCM7005 的所有配置，其中WORD0 主要設(shè)置寄存器N ,M 和相位延遲的調(diào)整，其中M 由M0 到M9 的10 bit 數(shù)值構(gòu)成，N 為12 bit ;WORD1 設(shè)置輸出接口，OU TSELx 決定輸出信號的類型，LVCMOS 或者LVPECL ,OU TxA和OU TxB 來配置輸出信號的開關(guān)；WORD2 完成對輸出除法器的配置， YxMUX 確定輸出除法器的值；WORD3 主要是PLL LOCK的設(shè)置。

　　2 時鐘抖動對SNR的影響

　　影響ADC 信噪比的來源較多，主要包括熱噪聲、紋波、時鐘抖動引起的相位噪聲以及量化錯誤引起的噪聲等，時鐘源產(chǎn)生的抖動會使ADC 的內(nèi)部電路錯誤地觸發(fā)采樣時間，在采樣時間上的不確定性相當(dāng)?shù)扔诜�度上的不確定性，結(jié)果造成對模擬輸入信號在幅度上的誤采樣。 式（2）為SNR 和影響因素的關(guān)系式 ：

　　式中： f ANALOG為輸入模擬信號的頻率， tJ RMS 為抖動RMS 值，ε為ADC 的DNL 平均值， N 為ADC 的轉(zhuǎn)換位數(shù)，V NOISE RMS為熱噪聲RMS 值。 從式（2） 可見，在高速A/ D 采樣中，采樣時鐘的抖動對SNR 有很大影響。 對于同一輸入頻率，抖動值越高， SNR 越差。

　　時鐘總的周期抖動是各種抖動平方和的平方根函數(shù)：

　　其中：σfloor為熱噪聲引起的抖動，σphase_noise 為相位噪聲引起的抖動， Σσspurious 為雜散成分引起的抖動總和，一般情況下σphase_noise , Σσspurious 相對σfloor 來講是比較小的 .σfloor簡化計算公式見式（4）：

　　f 0 為載波頻率， L 是在一定頻率偏移處的相位噪聲，因為從0 到f 0 范圍內(nèi)的噪聲基底是平滑的， L可視為常數(shù)。

　　相同的，DAC5687 亦需要高質(zhì)量的時鐘信號，來保證系統(tǒng)的指標。

　　3 CDCM7005 在數(shù)字中頻系統(tǒng)中的應(yīng)用

　　數(shù)字中頻技術(shù)是對中頻信號直接采樣，然后在數(shù)字部分實現(xiàn)數(shù)字下變頻、碼率變換、信道化等功能，數(shù)字電路軟件具有可編程的靈活性，可現(xiàn)場編程，適用于接收和處理像WCDMA 這樣的多載波、多模式信號。 我們的數(shù)字中頻系統(tǒng)應(yīng)用在WCDMA中繼器上，整個系統(tǒng)包括A GC （自動增益控制） ,ADC ,FPGA ,DAC 等，主要器件為：

　　ADC:AD*4 ,14 bit ,65 Ms/ s ;FPGA :Cyclone II EP2C35 ;DAC:DAC5687 ,16 bit ,500 Ms/ s 雙通道DAC.

　　3. 1 時鐘模塊組成結(jié)構(gòu)

　　根據(jù)系統(tǒng)的要求，ADC 需要的時鐘為62. 5MHz ,FPGA 的為125 MHz ,DAC 的為500 MHz.

　　對此，我們采用的頻率源為500 MHz 的VCXO ,參考頻率源為10 MHz 的TCXO （溫度補償晶體振蕩器） . 我們采用單片機A T89C51ED2 通過三線SPI接口對CDCM7005 進行配置。 這些器件和CD2CM7005 一起構(gòu)成時鐘模塊，為數(shù)字中頻系統(tǒng)提供高質(zhì)量、低抖動、各頻率同步的時鐘，保證系統(tǒng)的整體性能。 其結(jié)構(gòu)和實物圖如圖2 、圖3 所示：

　　3. 2 寄存器配置和時鐘濾波器設(shè)計

　　我們由式（1） 可知：

　　VC（X） O_IN / PRI_REF = （ N ×P） / M對于500 MHz 的VCXO ,當(dāng)P 為8 時，除法器N = 625 , M = 100. 我們在WORD0 中對其進行設(shè)置，此時應(yīng)注意WORD0 中M , N 的值為實際值減去1 ,故M 對應(yīng)* ,即由N0 到N11 組成的12 bit 數(shù)值為001001110000 ,M 對應(yīng)99 即M0 到M9 的10bit 值為0001100011. P 由WORD2 中的FB_MUX設(shè)置， P = 8 對應(yīng)值為101.

　　系統(tǒng)共有3 個輸出時鐘， 根據(jù)FPGA、ADC、DAC 器件對時鐘的不同要求，我們選擇Y0 , Y1 , Y3這3 個作為輸出接口， Y2 , Y4 備用， 其中Y3 為LVPECL ,Y0 , Y1 為LVCMOS. Y3 輸出500 MHz時鐘送給DAC ,輸出除法器設(shè)置為除1 模式， 即VCXO/ 1 ; Y0 輸出125 MHz 的FPGA 時鐘，除法器設(shè)置為除4 模式； Y1 輸出62. 5 MHz 的ADC 時鐘，除法器設(shè)置為除8 模式。 這些配置主要由WORD1中的OU TSELx , OU TxA 和OU TxB , 以及WORD2 中的YxMUX 來設(shè)置完成。

　　我們根據(jù)實際應(yīng)用對4 個WORD 進行具體設(shè)置，然后利用單片機通過SPI 接口最終實現(xiàn)對CD2CM7005 寄存器的配置。

　　對于ADC、DAC 我們加入濾波器來進一步提高時鐘質(zhì)量。 濾波器采用ADS （Agilent 公司的Ad2vanced Design System 軟件） 進行設(shè)計，由于純理論設(shè)計往往在設(shè)計應(yīng)用中出現(xiàn)比較大的偏差，所以我們將PCB 布線、焊盤、電感電容等器件的實際特性放入設(shè)計之中。 根據(jù)這種方法設(shè)計的濾波器在實際應(yīng)用中與ADS 設(shè)計的偏差很小。 實際測試中，500MHz 時鐘的濾波器通帶小，抑制高， 500 MHz 和610 MHz 幅度相差53 dB ,效果較好。

　　3. 3 測試結(jié)果

　　3. 3. 1 時鐘的相位噪聲和抖動測試

       相位噪聲是一種描述頻譜純度的指標。 在現(xiàn)實情況中，振蕩器存在一些噪聲源，它們會導(dǎo)致輸出頻率偏離其理想位置，因此在載波頻率附近，產(chǎn)生了一個其他頻率的“裙邊”效應(yīng)。 這些頻率被稱作相位噪聲，它們的電平通常比噪聲底高，頻率接近載波頻率。 相位噪聲通常被指定為偏離載波的某個頻率處的1 Hz帶寬之內(nèi)噪聲功率與載波功率之比。 表2 是3 個頻率在載波不同偏離處的相位噪聲測試結(jié)果：

　　從上表可知，在載波偏離100 kHz 處，相位噪聲約為- 145 dBc/ Hz ,與Aglient 信號發(fā)生器指標- 152dBc/ Hz 相比，性能較為理想。 以500 MHz 為例，在偏離載波頻率1 MHz 處的單邊相位噪聲為- 143 dBc/ Hz ,在估計輸出信號的熱噪聲基底時可以采用該值，根據(jù)式（4）可以計算出輸出時鐘信號的抖動為：

　　3. 3. 2 時鐘抖動對ADC 信噪比影響測試

　　測試時鐘對ADC 的性能影響，我們需要獲得輸出信號的SNR. 這里我們采用一種新的方法來抓取ADC 輸出的數(shù)字信號———利用Altera 公司Qu2art us 軟件中的Signal Tap 模塊經(jīng)過J TA G 接口在FPGA 中抓取實際數(shù)字信號。 Signal Tap 是一種嵌入式邏輯分析儀，系統(tǒng)級軟硬結(jié)合的調(diào)試工具，能夠獲取、顯示可編程片上系統(tǒng)（ SOPC） 的實時信號，易于觀察硬件和軟件的交互作用，實現(xiàn)更高的精度，解決問題的能力更強。 通過我們的實踐證明，在FPGA上用這種方法抓取數(shù)字信號比用Agilent 等邏輯分析儀更便捷，更準確。

　　當(dāng)測試程序下載到FPGA 并運行后，用Signal2Tap 抓取的輸出信號如圖4 所示：

　　圖4 　SignalTap 抓取的ADC 輸出信號

　　將抓取的ADC 實際數(shù)據(jù)導(dǎo)入到MATLAB 中，數(shù)據(jù)經(jīng)過處理后利用MATLAB 進行計算，得到ADC 輸出數(shù)字信號的幅頻特性（幅度為相對值） ，如圖5 所示。

　　圖5 　ADC 輸出數(shù)字信號的幅頻特性

　　輸入信號頻率為140 MHz ,ADC 采樣率為62. 5Ms/ s ,所以采樣后的頻率為15 MHz ,圖中峰值處的頻率與之吻合。 由圖可知，SNR 約為64 dB ，滿足系統(tǒng)要求。

　　3. 3. 3 時鐘抖動對整體性能影響測試

　　從整個系統(tǒng)的指標測試中，也能反映出時鐘模塊的性能。

　　圖6 是WCDMA 數(shù)字中頻系統(tǒng)中，用頻譜分析儀掃描測得的一個信道（帶寬為5MHz） 的特性。 從圖中可以看出，系統(tǒng)的帶外抑制為62. 5 dB ，高于60 dB 的設(shè)計要求。

　　圖6 　WCDMA 數(shù)字中頻系統(tǒng)一個信道的特性

　　4 結(jié)束語

　　通過對時鐘抖動、ADC 的信噪比、整體性能等多種測試手段，證明基于CDCM7005 的時鐘模塊抖動低，性能良好。 另外值得注意的是，系統(tǒng)中的PCB布線，屏蔽結(jié)構(gòu)等問題也會影響時鐘質(zhì)量，解決掉這些問題一定會再提高系統(tǒng)性能。 相信不僅在WCD2MA 數(shù)字中頻系統(tǒng)中， 對于其他用到高速ADC、DAC 的系統(tǒng)如數(shù)據(jù)通信、測量測試等領(lǐng)域，這種解決方案也具有很好的應(yīng)用前景。