|
|||||||||||
EPM7128 |
EPM7128 的PDF資料下載,489309K |
其他型號(hào) |
| EPM7128的供應(yīng)商: |
聯(lián)系人:詹小姐 電話:0755-83797351 |
聯(lián)系人:莊小姐/蔡小姐/陳小姐/陳小姐 電話:0755-82546830/0755-83061789// |
聯(lián)系人:楊先生/楊小姐 電話:0755-82544131/83205505 |
聯(lián)系人:陸小姐 電話:075583047638 |
|
| >>更多供應(yīng)商 | |||||
基于CPLD芯片EPM7128設(shè)計(jì)數(shù)據(jù)合并轉(zhuǎn)換器
|
摘要:介紹了基于CPLD芯片EPM7128設(shè)計(jì)的數(shù)據(jù)合并轉(zhuǎn)換器。其中,控制串行口數(shù)據(jù)合并時(shí)間的計(jì)數(shù)器電路和并行數(shù)據(jù)轉(zhuǎn)換成串行的移位電路都是在CPLD中完成的,數(shù)據(jù)塊合并由相應(yīng)的軟件實(shí)現(xiàn),最終形成PCM流輸出。
|
|
數(shù)據(jù)交換機(jī)的傳送速率很高,當(dāng)其和串行口通信時(shí),在發(fā)送前把數(shù)據(jù)分為兩部分分別發(fā)送到串行口,然后經(jīng)過數(shù)據(jù)合并轉(zhuǎn)換器把各個(gè)串行口的數(shù)據(jù)合并在一起并轉(zhuǎn)換成PCM流。本文介紹了基于CPLD芯片EPM7128設(shè)計(jì)的數(shù)據(jù)合并轉(zhuǎn)換器。
|
| 1 數(shù)據(jù)合并轉(zhuǎn)換器硬件電路 1.1 主要硬件簡介 EPM7128是可編程的大規(guī)模邏輯器件,為ALTERA公司的MAX7000系列產(chǎn)品,具有高阻抗、電可擦等特點(diǎn),可用門單元為2500個(gè),管腳間最大延遲為5ns,工作電壓為+5V。 IDT7205為FIFO型異步讀寫的存儲(chǔ)器芯片,容量為8192×9比特,存取時(shí)間為12ns,有空、半滿、滿三個(gè)標(biāo)志位,最大功耗為660mW,工作電壓為+5V。 MSM486DX屬于PC104嵌入式系統(tǒng)的5X86系列,為AMD-133MHz CPU,具有COM1、COM2兩個(gè)串口,一個(gè)LPT并口,一個(gè)FLOPPY接口,一個(gè)IDE接口,一個(gè)VGA/LCD接口,一個(gè)AT-KEYBOARD 接口,16個(gè)中斷,額定功率為8W,工作電壓為+5V。 1.2 數(shù)據(jù)合并轉(zhuǎn)換器電路框圖 可編程的數(shù)據(jù)合并轉(zhuǎn)換器電路框圖如圖1所示。圖中,DB為數(shù)據(jù)總線,AB為地址總線,R和W分別為讀寫信號(hào)線,INT5、INT7、INT10和INT11為四個(gè)中斷,CS1、CS2和CS3是在CPLD內(nèi)部生成的地址譯碼器Addr-encoder分別送給分頻器、兩個(gè)串行口的片選信號(hào),ORG是晶振送給分頻器的振蕩脈沖,CLK 是分頻器輸出的脈沖FRAMECLK和PCMCLK,WFIFO、RFIFO是由CPLD生成的包含地址信息的訪問FIFO的讀寫脈沖, DATA_IN1和DATA_IN2為串行口輸入數(shù)據(jù),PCM_DATA是數(shù)據(jù)合并轉(zhuǎn)換器輸出的PCM流,PCMCLKA為輸出的碼同步時(shí)鐘,WORLDCLKA為輸出的字同步時(shí)鐘。 |
![]() |
| 1.3 電路工作分析 晶振把時(shí)鐘脈沖送給分頻器,分頻器含有兩個(gè)可編程的定時(shí)器。分頻器把可控的FRAMECLK和PCMCLK送給CPLD,在CPLD內(nèi)部經(jīng)過邏輯組合形成三路脈沖信號(hào),一路控制計(jì)數(shù)器形成INT5、INT7兩個(gè)幀頻中斷觸發(fā)脈沖,CPU接到中斷后立即寫FIFO;另一路控制移位寄存器把并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)PCM流;第三路形成RFIFO去連續(xù)讀FIFO。兩個(gè)串行口通過中斷方式(INT10、INT11)接收到外部數(shù)據(jù)后,暫存緩沖區(qū)內(nèi),按一定格式由中斷INT5控制寫給FIFO。 2 CPLD內(nèi)部邏輯電路 CPLD內(nèi)部邏輯電路如圖2所示。圖中,虛線框內(nèi)為CPLD內(nèi)部電路,虛線框外為CPLD的I/O口。 |
![]() |
| 2.1 地址譯碼器 地址譯碼器Addr-encoder用VHDL語言生成。Addr-encoder的輸出有總線驅(qū)動(dòng)器芯片74245的使能脈沖ENB,總線傳輸方向的使能脈沖DIR,寫FIFO操作脈沖WFIFO,分頻器和串行口的片選CS1、CS2和CS3,F(xiàn)IFO數(shù)據(jù)空滿標(biāo)志脈沖RFIFOFLAG,F(xiàn)IFO復(fù)位時(shí)鐘脈沖WCTRL。 2.2 數(shù)據(jù)移位部分 FRAMECLK周期是PCMCLK 的8倍,它們都是分頻器送來的脈沖。FRAMECLK反相后作為FIFO的讀信號(hào),兩次反相后作為字同步時(shí)鐘。PCMCLK直接作為移位寄存器74165的時(shí)鐘觸發(fā)脈沖,兩者與非后的輸出低電平作為74165重裝載數(shù)據(jù)的觸發(fā)電平。它們的信號(hào)時(shí)序如圖3所示。 |
![]() |
|
從三者的時(shí)序圖可知,每當(dāng)一個(gè)字節(jié)的最后一位完成移位后,在FRAMECLK脈沖反相的下降沿觸發(fā)下讀取FIFO數(shù)據(jù),這時(shí)74165的裝載使能74165STD恰好為低電平(與非結(jié)果),完成新數(shù)據(jù)裝載,然后在PCMCLK脈沖的上升沿作用下開始新一輪次的數(shù)據(jù)移位。
|
|
3 軟件設(shè)計(jì)
|
|
參考文獻(xiàn) |
|
|||
|
|
|
© 2026 維庫電子市場(chǎng)網(wǎng)(www.hbjingang.com) 版權(quán)所有 經(jīng)營許可證編號(hào):浙B2-20050339 版權(quán)聲明
二十一年專注打造優(yōu)質(zhì)電子元器件采購網(wǎng)、IC交易平臺(tái)。 |