|
|||||||||||
FAST |
FAST 的PDF資料暫且沒有下載 |
其他型號 |
| FAST的供應(yīng)商: |
聯(lián)系人:joanna蔡小姐 電話:15915459078 |
聯(lián)系人:芒果/柚子 電話:0755-83663056/0755-83209937 |
聯(lián)系人:趙小姐 電話:0755-83035189 |
聯(lián)系人:趙小姐 電話:0755-83035189 |
|
| >>更多供應(yīng)商 | |||||
FAST電路
FAST (Fairchlids Advanced Schottky TTL) 電路是仙童公司用先進(jìn)肖特基TTL工藝,即等平面工藝制造的。圖A示出從平面到等平面工藝晶體管圖形及剖面圖的變化情況。在等平面工藝中,采用氧化物側(cè)墻代替常規(guī)工藝中(圖A中 a和b)的p型隔離擴(kuò)散。在等平面工藝中(圖A中d),發(fā)射極同氧化物隔離墻相接,大大減小了器件尺寸和寄生電容。因在掩膜版上和硅片上制刻一個長面窄的矩形比刻出一個寬度相同但短些的矩形要容易些,所以等平面工藝Ⅱ中的發(fā)射區(qū)可以做得比等平面工藝中的小些,其發(fā)射區(qū)寄生電容CBE也較。团莅l(fā)射極平面晶體管相比,等平面工藝Ⅱ晶體管的集電區(qū)面積減少70%以上,與等平面晶體管相比,面積減小了40%以上。等平面工藝Ⅱ晶體管的寄生電容CBC是平面晶體管和等平面晶體管的60%,這一點對高速電路尤其重要。由于結(jié)面積減小及使用2μm的設(shè)計尺寸和全離子注入、淺結(jié)工藝等措施,使等平面工藝Ⅱ晶體管的fT達(dá)到5GHz。
FAST系列采用如圖B所示三級結(jié)構(gòu)基本門(二輸入與非門),對于那些在芯片使用的扇出系數(shù)小的門可用圖C所示的TTL簡化門,其延遲時間為亞納秒,其中輸出晶體管T1的電流是通過電阻由電路外邊提供的。
FAST的基本門是由T1、T2、T3構(gòu)成的三級增益電路(圖A),其它TTL電路都是采用兩級增益電路結(jié)構(gòu)。在STTL電路中,輸入端應(yīng)用一個多發(fā)射極晶體管,在LSTTL電路中,輸入端應(yīng)用一個或一組肖特基二極管。晶體管的直流輸入門坎電壓(約1.3V)比二極管輸入(約l.0V)高,因為標(biāo)準(zhǔn)晶體管的VCES通常只有0.2V,而SBD正向壓降約為0.5V。采用晶體管輸入時,低電平閾值和噪聲問題要比采用二極管輸入時小。然而采用晶體管輸入時,有以下三個方面的不足。首先是當(dāng)輸入變化時,二極管的時間響應(yīng)通常比較快,因為二極管結(jié)電容有助于電荷流進(jìn)或流出第一級晶體管的基極。如采用晶體管輸入時,就不存在這種耦合。
同時輸入晶體管的CCS 接在第一級晶體管的基區(qū),也減慢了它的響應(yīng)速度。其次是當(dāng)輸入晶體管的輸入電壓很高時,因其處于反問放大區(qū)而表現(xiàn)出較大的漏電流。雖然輸入晶體管采用SBD箝位能有效地減小輸入漏電流IIH,但SBD的引入也使第一級晶體管(圖4.7 Q1管)的基區(qū)電容增加。最后一個不足是晶體管輸入具有低的輸入擊穿電壓。在三級電路中,由于增加了一級增益級,使輸出高電平到低電平轉(zhuǎn)換加快。這是因為基極有較小電流就能使其飽和,從而引起T2導(dǎo)通比在兩級電路中導(dǎo)通快。
這對于多輸入端的與非門電路特別重要,因為在這種電路中增加輸入端時,輸入端容性負(fù)載加大。另一方面,由于三級電路中的T1的基極放電電阻比兩級中路輸入二極管的阻抗高得多,使T2 放電較慢,所以使輸出由低電平至高電平轉(zhuǎn)換慢。在圖B中輸入端和T2之間接有SBD,D3和D4,可為T2的基區(qū)存儲電荷和與T2基區(qū)相關(guān)的寄生電容提供一個通地低阻抗以提高T2的轉(zhuǎn)換速度。但這一功能只有輸入信號降到1.2V以下時才起作用。D7和D8的作用同圖4.8中D5、D6的作用,都是為了提高電路由高電平至低電平轉(zhuǎn)換速度而設(shè)置的。 當(dāng)T2導(dǎo)通,其集電極電位降低時,D7為T6基極電荷提供一放電通路。
因此D3、D4和D7通過內(nèi)部結(jié)點放電而提高開關(guān)速度,在輸出電壓由高電平向低電平轉(zhuǎn)換時,存儲在負(fù)載電容中的部分電荷通過D8和T2迅速放電,增大了T3的基極電流,提高了T3的導(dǎo)通速度,R7、R8、T4有源泄放網(wǎng)是STTL電路中的標(biāo)準(zhǔn)形式。 除此以外,F(xiàn)AST電路包含一個D9、D10、D11、T7網(wǎng)絡(luò),是為了在輸出由低電平向高電平轉(zhuǎn)換時,為T3基極提供一瞬態(tài)低阻抗通道,加速T3的截止過程。當(dāng)Vo上升時,T5的發(fā)射極的上升電壓產(chǎn)生流過變?nèi)荻䴓O管D9的偏移電流并瞬時導(dǎo)通T7,由此引起T3基極電平下降并吸收流過T3管CBC米勒電容(圖中未標(biāo)出)的偏移電流。
如果沒有D9—T7網(wǎng)絡(luò),流過T3管CBC的偏移電流作為T3的基極電流,將使T3截止推遲,亦使轉(zhuǎn)換時T6和T3同時導(dǎo)通時間減少。D7—T7網(wǎng)絡(luò)起到抑制米勒電容的作用,改善了tPLH,減小了功耗。當(dāng)T2導(dǎo)通時,D10通過D7對D9完成放電通路。當(dāng)電路高速工作時,T7通過D11將T3的基極電位下拉到適合的電平而不影響導(dǎo)通速度。圖B中輸出端D12是箝位二極管,其作用是限制由于信號線或傳輸線效應(yīng)的寄生耦合引起的負(fù)向過沖。
|
|||
|
|
|
© 2026 維庫電子市場網(wǎng)(www.hbjingang.com) 版權(quán)所有 經(jīng)營許可證編號:浙B2-20050339 版權(quán)聲明
二十一年專注打造優(yōu)質(zhì)電子元器件采購網(wǎng)、IC交易平臺。 |