3．2時(shí)鐘信號(hào)
高速的ADC對(duì)時(shí)鐘的占空比很敏感，一般來(lái)說(shuō)需要有50％（±5％）的占空比。AD9238給每個(gè)通道單獨(dú)提供時(shí)鐘（管腳CLK＿A和CLK＿B），當(dāng)2個(gè)通道的采樣時(shí)鐘同頻同相時(shí)會(huì)有比較好的性能，當(dāng)2個(gè)通道不同步時(shí)性能會(huì)有所下降。
AD9238-65內(nèi)部有2個(gè)時(shí)鐘占空比調(diào)節(jié)器，可以將占空比調(diào)整到50％（當(dāng)使能DCS管腳時(shí)）。另外兩種型號(hào)沒(méi)有這種功能。
時(shí)鐘信號(hào)的電源驅(qū)動(dòng)應(yīng)該和輸出數(shù)字信號(hào)驅(qū)動(dòng)分開，以避免混入數(shù)字噪聲。時(shí)鐘信號(hào)的孔徑抖動(dòng)對(duì)ADC的性能影響較大，所以最好采用抖動(dòng)比較小的晶振作為時(shí)鐘源。
AD9238三種信號(hào)的最高時(shí)鐘頻率分別為20 MS/s，40 MS/s和65 MS/s，的時(shí)鐘頻率都為1 MS/s，當(dāng)時(shí)鐘頻率低于1 MS/s時(shí)動(dòng)態(tài)性能會(huì)下降。
3．3電源與接 地
AD9238供電電壓范圍為2．7～3．6 V，分為模擬電源（AVDD，共4個(gè)管腳）和數(shù)字電源（DRVDD，共3個(gè)管腳）。每個(gè)通道可以獨(dú)立地工作在休眠模式（通過(guò)使能PWDN＿A或者PWDN＿B）。在這種模式下器件功耗很低。
AD9238的數(shù)字輸出驅(qū)動(dòng)可以根據(jù)DRVDD的值設(shè)置成2．5 V或者3．3 V輸出。這樣可以適應(yīng)不同系列的器件。
AD9238具有2種接地管腳：AGND（第1，4，13，16管腳）和DRGND（第28，40，53管腳）。模擬地（AGND）用作模擬信號(hào)的參考地，整個(gè)系統(tǒng)的模擬地應(yīng)該盡量靠近這些管腳。數(shù)字地（DRGND）用做芯片數(shù)字部分對(duì)地電流的回路。在模擬電源和模擬地之間應(yīng)該用4組旁路電路隔離開（每組有2個(gè)0．001μF和0．1μF的電容），在數(shù)字電源和數(shù)字地之間用3組旁路電路隔離開（每組有22個(gè)0．001μF和0．1μF的電容）。
3．4工作時(shí)序
AD9238的數(shù)據(jù)輸出會(huì)有7個(gè)時(shí)鐘周期的流水線延遲，如圖3所示。開始采樣后前7個(gè)數(shù)據(jù)是無(wú)用的，應(yīng)該在后端數(shù)字信號(hào)處理時(shí)舍棄掉。
AD9238兩個(gè)通道的12 b數(shù)字信號(hào)輸出（D0＿A－D11＿A和D0＿B－D11＿B）是獨(dú)立的。一般情況下，他們各自獨(dú)立的輸出轉(zhuǎn)換結(jié)果。當(dāng)把AD9238兩個(gè)通道的時(shí)鐘輸入 CLK＿A，CLK＿B和管腳MUX＿SELECT連接在一起時(shí)，系統(tǒng)處于單通道輸出工作狀態(tài)。此時(shí)當(dāng)時(shí)鐘上升沿到來(lái)時(shí)，轉(zhuǎn)換數(shù)據(jù)分別送給各自對(duì)應(yīng)的通道；當(dāng)時(shí)鐘下降沿到來(lái)時(shí)，轉(zhuǎn)換數(shù)據(jù)分別送給相反的通道。這樣在一個(gè)時(shí)鐘周期內(nèi)，數(shù)據(jù)結(jié)果可以從一個(gè)通道輸出，另外一個(gè)不用的輸出通道可以通過(guò)管腳 OEB＿A（或OEB＿B）關(guān)閉掉�？梢钥吹剑@時(shí)數(shù)據(jù)率是采樣率的2倍。
3．5 數(shù)字輸出數(shù)據(jù)格式
AD8138輸出數(shù)據(jù)為TTL/CMOS兼容電平（可以設(shè)置成2.5V或者3.3V），通過(guò)設(shè)置DFS可以使AD8138輸出數(shù)據(jù)格式為偏移二進(jìn)制碼（DFS接AGND）或者是二進(jìn)制補(bǔ)碼（DFS接AVDD）。
另外，管腳OTR＿A和OTR＿B為溢出標(biāo)志位，當(dāng)某個(gè)通道的輸入模擬信號(hào)幅度超出范圍，對(duì)應(yīng)通道的溢出標(biāo)志位會(huì)輸出高電平。
3．6 電壓參考
AD8238內(nèi)部有一個(gè)穩(wěn)定精確的0．5 V電壓參考。調(diào)整AD9238的參考電壓可以改變輸入信號(hào)范圍，調(diào)整的方法有2種：內(nèi)部參考和外部參考。輸入范圍根據(jù)參考電壓的改變做線性變化。當(dāng)把 SENSE（第9腳）接地時(shí)，VREF 被設(shè)置成1 V，此時(shí)器件采用內(nèi)部參考，輸入信號(hào)范圍為2Vp-p。有關(guān)管腳的接法如圖4所示。
當(dāng)把SENSE（第9腳）直接與VREF管腳連接時(shí)，輸入信號(hào)范圍為1Vp-p當(dāng)在SENSE管腳、VREF管腳和模擬地三者之間串接2個(gè)電阻R1和R2時(shí)，輸入信號(hào)范圍為可改變的，即VREF＝0．5×（1＋R2/R1）。上述兩種情況都屬于內(nèi)部電壓參考。
當(dāng)把SENSE管腳接到AVDD時(shí)，內(nèi)部參考無(wú)效，采用外部電壓參考。這種情況使用不多，不再做詳細(xì)介紹。
在設(shè)置電壓參考時(shí)，主要是改變SENSE管腳的接法，REFT和REFB管腳的接法如圖4所示。值得注意的是，AD8238對(duì)每個(gè)通道都提供了電壓參考，如果采用共享電壓參考模式可以取得較好的性能。此時(shí)需要把 SHARED＿REF管腳（第62腳）接高電平，2個(gè)通道的REFT和REFB管腳互相連接（即REFT＿A接REFT＿B，REFB＿A接 REFB＿B），他們各自的去耦和隔離電容接法仍同圖4所示。
4 AD9238設(shè)計(jì)實(shí)例
AD9238在通信接收機(jī)的射頻采樣中有很好的應(yīng)用，現(xiàn)介紹一個(gè)在通信I/Q兩路數(shù)據(jù)采集中的具體設(shè)計(jì)實(shí)例。
如圖5所示，該數(shù)據(jù)采集電路由時(shí)鐘電路、運(yùn)放驅(qū)動(dòng)電路、A/D轉(zhuǎn)換電路、FPGA電路組成。FPGA主要完成和DSP芯片之間數(shù)據(jù)的緩沖、轉(zhuǎn)換及傳遞，利用握手信號(hào)實(shí)現(xiàn)異步通信。該電路工作在2Vp-p差分工作模式，采用內(nèi)部電壓參考，最高采樣頻率可達(dá)40 MS/s。下面主要對(duì)運(yùn)放驅(qū)動(dòng)電路和A/D轉(zhuǎn)換電路做詳細(xì)的介紹。
4．1 運(yùn)放驅(qū)動(dòng)電路
AD9238兩個(gè)通
道分別采用一個(gè)AD8138做為運(yùn)放驅(qū)動(dòng)芯片。I/Q兩路中頻模擬信號(hào)分別經(jīng)過(guò)2個(gè)AD8138變?yōu)椴罘中盘?hào)送給A/D轉(zhuǎn)換器（第2，3，14，15管腳）。圖6給出了其中一路的具體電路圖，另一路與此基本相同。
4．2 A/D轉(zhuǎn)換電路
該部分電路是整個(gè)數(shù)據(jù)采集電路的核心，下面僅就原理圖設(shè)計(jì)的有關(guān)重要管腳進(jìn)行說(shuō)明，PCB設(shè)計(jì)不做詳細(xì)討論。
4．2．1 輸入信號(hào)
包括模擬輸入（管腳2，3，14，15）和時(shí)鐘輸入（管腳18，63），其中時(shí)鐘輸入由外部供給可調(diào)的時(shí)鐘，經(jīng)過(guò)反 相器后送給A/D轉(zhuǎn)換器。
另外還有2個(gè)通道的輸出使能（管腳22，59），由FPGA提供，低電平有效，可以根據(jù)通信系統(tǒng)需要控制A/D轉(zhuǎn)換器實(shí)時(shí)的開始或者停止采樣。
4．2．2 電壓參考
包括的主要管腳是第6，7，8，9，10，11，62個(gè)管腳，在3．6中已經(jīng)對(duì)這些管腳的接法做了詳細(xì)的討論。該數(shù)據(jù)采集電路板采用2 VP－P差分工作模式，使用內(nèi)部電壓參考，兩通道工作在共享電壓參考模式。
4．2．3 電源和地
AD9238有4組模擬電源和模擬地管腳（第5，12，17，64為AVDD，第1，4，13，16為AGND）、3組數(shù)字電源和數(shù)字地管腳（第29，49，52為DRVDD，第28，40，53為DRGND），他們的具體接法見3．3說(shuō)明。值得注意的是，在進(jìn)行PCB設(shè)計(jì)時(shí)，電路的模擬部分（模擬電源、模擬地等）和數(shù)字部分（數(shù)字電源、數(shù)字地等）應(yīng)該分開布局，然后把模擬地和數(shù)字地單點(diǎn)連接。
4．2．4 輸出信號(hào)
轉(zhuǎn)換后得到12位I/Q兩路的數(shù)字信號(hào)（D0＿A－D11＿A和D0＿B－D11＿B）分為2個(gè)通道輸出給FPGA。溢出標(biāo)志（OTR＿A和OTR＿B）為高電平有效，可外接一發(fā)光二級(jí)管做為電路溢出指示燈。
4．3 電路測(cè)試方法
在電路板設(shè)計(jì)制作完成后要對(duì)其進(jìn)行測(cè)試，圖7為該數(shù)據(jù)采集板的測(cè)試連接圖。
采用任意波形發(fā)生器產(chǎn)生時(shí)鐘信號(hào)和模擬信號(hào)（2個(gè)通道共用）提供給試驗(yàn)板，這樣可以方便地對(duì)不同頻率和幅度的信號(hào)進(jìn)行調(diào)試；穩(wěn)壓電源分別給電路板提供模擬電源和數(shù)字電源；邏輯分析儀在讀時(shí)鐘驅(qū)動(dòng)下讀取采集到的兩路12 b數(shù)字信號(hào)，導(dǎo)出后可在電腦上進(jìn)行分析計(jì)算。
4．4 測(cè)試結(jié)果
衡量A/D轉(zhuǎn)換器最重要的指標(biāo)是有效位數(shù)和采樣頻率。
測(cè)試有效位數(shù)的方法是：由邏輯分析儀采集到每個(gè)通道的8192點(diǎn)12 b二進(jìn)制補(bǔ)碼數(shù)據(jù)，導(dǎo)入計(jì)算機(jī)中；運(yùn)用Matlab軟件分析其頻譜，計(jì)算出信噪比和信納比。然后根據(jù)信納比（SINAD）計(jì)算出有效位數(shù)，有效位數(shù)：
SNOB＝（SINAD－1．74）dB/6．02�！ �
其中：SINAD＝信號(hào)功率/其他頻譜成分功率和（包括諧波，不包括直流）。
根據(jù)上述方法，對(duì)基于AD9238-40 的數(shù)據(jù)采集電路板進(jìn)行了測(cè)試，在采樣頻率為40 MS/s和10 MS/s時(shí)僅就單個(gè)通道進(jìn)行了測(cè)試，得出的結(jié)果如圖8所示。
從圖8的2個(gè)頻譜圖可以看到，在上述兩種采樣頻率下,AD9238-40的信噪比可以達(dá)到70 dB以上，有效位數(shù)可以達(dá)到11 b以上，達(dá)到了設(shè)計(jì)要求。
圖8 兩種采樣頻率下的2個(gè)頻譜圖
限于篇幅，僅給出了單個(gè)通道的測(cè)試結(jié)果，有關(guān)雙通道之間幅相一致性測(cè)試、串?dāng)_測(cè)試等對(duì)系統(tǒng)整體影響不大，所以不做詳細(xì)討論。
5 結(jié)語(yǔ)
本文對(duì)雙通道高速A／D轉(zhuǎn)換器AD9238的原理和應(yīng)用做了介紹。可以看到，在雙通道或多通道數(shù)據(jù)采集電路應(yīng)用中，AD9238是非常有用的。相對(duì)于采用單通道A／D轉(zhuǎn)換器的電路來(lái)說(shuō)，AD9238具有功耗低、尺寸小、雙通道幅相一致性好等獨(dú)特的優(yōu)點(diǎn)，而且AD9238還具有同樣優(yōu)異的SNR和SFDR性能。