|
|||||
 |
|
||||
|
|||||||||||
28F016S5 |
 |
28F016S5 的PDF資料下載,422158K |
其他型號 |
| 28F016S5的供應商： |
聯系人：趙小姐 電話：13828875961 |
聯系人：陳小姐/蔡小姐/陳小姐/安娜 電話：0755-82535261/0755-83062789// |
聯系人：朱先生/林女士 電話：075513537810078/ |
聯系人：芒果/柚子 電話：0755-83663056/0755-83209937 |
|
| >>更多供應商 | |||||
閃存28F016S5及其在DSP仿真環(huán)境下的編程
1.1 特點
28F016S5是Intel公司最近推出的2MB閃爍存儲器，它具有以下特點；
●采用靈巧電壓技術，5V Vcc和5V Vpp；
●85ns的讀取速度；
●增強的數據保護特性。當Vpp=GND時，完全保護；還可以進行靈活的塊保護，電源變動過程中停止塊寫入；
●增強的自動延時選項。編程時延時讀；塊擦除時編程延時和讀延時；
●具有高密度64kB對稱擦除塊結構，16Mbit 32塊；
●高循環(huán)使用能力，可擦除10萬次；
●低電源管理，完全休眠模式；自動節(jié)電模式，在靜態(tài)模式中降低Icc。
●自動編程和塊擦除，提供命令接口和狀態(tài)寄存器；
●具有與SRAM兼容的寫入接口；
●采用了ETOXTMV非易失性閃存技術。
1.2 引腳排列和功能
28F016S5有40腳TSOP和44腳PSOP兩種封裝形式。
引腳功能分別說明如下：
A0～A20：21根地址線，輸入信號，尋址范圍2M；
DQ0～DQ7：8根雙向輸入/輸出數據線，同時存取一個字節(jié)；
CE：片選信號，輸入，低電平有效；
RP：復位/休眠信號，輸入，低電平時處于休眠狀態(tài)；
OE:輸出使能信號，輸入，低電平有效；
WE:寫有效信號，輸入，低電平有效；
RY/BY：準備好/忙信號，輸出“1”為準備好，“0”為忙；
Vpp：編程電壓，5V或12V；
Vcc：工作電壓，5V；
GND：數字地。
1.3 讀和寫*作時序圖
依據時序圖，在讀閃存數據時，可將CE信號同OE信號相連，接系統地址譯碼輸出線；WE與系統讀/寫控制線相連；RP接高電平；Vpp接地；地址線、數據線分別與系統的地址線、數據線相連。當對閃存進行寫入時，可將CE信號同系統地址譯碼輸出線相連；WE與系統讀/寫控制線相連；RP接高電平；Vpp接Vcc；RY/BY接系統的某一輸入口，系統通過此信號口檢測閃存的內部狀態(tài)，以匹配系統處理器與閃存的時序；OE接系統的某一輸出口，當對閃存進行寫*作時，系統輸出高電平。
28F016S5閃存內部提供了一個用戶命令接口(CUI)，這是系統處理器與閃存內部*作的接口。同時，它還有內部寫狀態(tài)機(WSM)，能夠識別系統處理器命令實現塊擦除、寫入等*作。另外，還提供了狀態(tài)寄存器，用于標識各種*作的結果。
2. 對28F016S5編程的硬件連接
一般地，對閃存的編程是通過通用編程器來實現的。作者在日前開發(fā)的TMS320C32 DSP圖像處理板上，使用了一片閃存28F016S5用于存儲圖像處理程序，利用該板及仿真軟件直接對28F016S5編程，獲得了成功。這不僅節(jié)省了購買通用編程及接插件的費用，還減少了對用戶程序進行格式轉換的麻煩，節(jié)省了系統開發(fā)的時間。在28F016S5 DSP仿真環(huán)境下直接對28F016S5進行編程的系統硬件原理圖如圖3所示。
仿真器一端通過仿真信號線與圖像處理板上的TMS320C32 DSP芯片相接，另一端通過接口板與PC機相接；地址譯碼電路由PLD實現；圖像處理板上擴充的32位RAM是由4片8位的RAM芯片組成，其中RAM0的數據線接DSP的D0～D7；OE接DSP的STRB0_B0；RAM1的數據線接DSP的D8～D15；OE接DSP的STRB0_B1；RAM2的數據線接DSP的D16～D23，OE接DSP的STRB0_B2；RAM3的數據線接DSP的D24～D31；OE接DSP的STRB0_B3；RAM0RAM3上的地址直接與DSP的地址線相接，寫信號WE與DSP的R/W信號相接；片選信號CE與地址譯碼電路某輸出線相接。本圖像處理板上擴充的32位RAM的地址為：100000H～17FFFFH。
閃存28F016S5的地址線A0～A20直接與DSP相應的地址線相接，數據線D0～D7直接與DSP的D0～D7相接，寫信號WE接DSP的R/W信號。RP、Vpp兩信號直接與電源Vcc相接，片選信號CE接地址譯碼電路某一輸出線，在本圖像處理板上閃存28F016S5的地址范圍為：900000H～AFFFFFH。RY/BY與DSP的XF0相接(XF0應設置為輸入口)，輸出使能信號OE與DSP的XF1相接(XF1應設置為輸出口)。
3. 在DSP仿真環(huán)境下對28F016S5的軟件編程
對閃存28F016S5編程的基本思想是：將用戶程序(如圖像處理程序)編譯鏈接生成OUT目標文件后，在DSP仿真環(huán)境下，裝載到本圖像處理板上的RAM中的某區(qū)域，如起始地址為100000H的區(qū)域；然后將寫入控制程序裝載到RAM的另一個區(qū)域，如起始地址為170000H的區(qū)域，應保證兩個程序沒有重疊(只需在這兩個程序的鏈接命令文件中定義好裝載起始地址即可)。最后運行該寫入控制程序，從RAM中100000H單元開始，逐字地將用戶程序寫入閃存28F016S5中。
需要說明的是，在對閃存28F016S5寫入之前，應對其原有內容進行擦除，擦除是以塊為單位進行的，64kB為一塊，2MB共32塊。只需對某塊中某任意單元先后寫入20H和D0H兩數即可將該塊擦除。另外，對閃存28F016S5中任一單元寫入數據，均應先寫入10H或40H。尤其應該注意的是DSP與閃存28F016S5的時序匹配問題，因此，在對閃存28F016S5任一單元寫入前，都必須先判斷RY/BY的狀態(tài)，當它為高電平時，表示閃存28F016S5已準備好，可以向它寫入數據，低電平時則不能寫入。從RAM單元中取出的數據為32位，而閃存28F016S5的數據寬度為8位，其數據線與DSP低8位數據線相連，因此，從RAM中取出的每一個數據需要通過移位的辦法向閃存28F016S5寫4次。
對閃存28F016S5編程進行控制的程序并不復雜，源程序如下：
·DATA ；定義數據段
OFFSET·WORD 10000H ；擦除時，地址的增量為64k(每塊為64k)
ADDR_S ·WORD 100000H ；用戶程序存放的起始地址
ADDR_F ·WORD 900000H ；閃存28F016S5的起始地址
LENGTH· WORD 20H ；用戶程序長度－1，這里假定為20H
·TEXT ；定義代碼段
LDI 20H，IOF ；設置XF0為輸入口，XF1為輸出口
；對閃存28F016S5原有內容進行擦除
LDI @ADDR_F,AR0 ；閃存28F016S5起始地址賦給AR0
|
|||
|
|
